搜索: HDL - 畅学电子网

[ 话题 ] DSP与FPGA的区别——编程语言

FPGA主要使用HDL，包括VHDL，Verilog，还有数模混合的描述语言Verilog-AMS等。 DSP使用C，汇编语言编程。

来自 DSP|by 一见钟情 |发表时间 2017-10-24 |0个回复

[ 话题 ] DSP与FPGA的区别——内部资源

FPGA侧重于设计具有某个功能的硬件电路，内部资源是VersaTiles（ActelFPGA）之类的微小单元，FPGA的内部单...

来自 DSP|by 一见钟情 |发表时间 2017-10-24 |0个回复

[ 话题 ] 谈谈各队员的职责及相应的仿真工具使用

声明，此文章仅一家之言，纯粹为电子设计竞赛培训之用。最近，观察了大家的训练情况，很急。为什么一个方案到实现就是这么的难？团队里各队员根本就没存在合作过，都同一件事情，大家都来...

来自全国大学生电子设计竞赛|by 冯大同 |发表时间 2013-11-22 |0个回复

[ 话题 ] STM8S BUG的一点总结

意法半导体的STM8S 系列单片机价格很便宜，外围资源很丰富，开始就果断选择了这款单片机（STM8S103F3P）没使用不知道，使用后心里各种不爽。主要就是它的I2C惹的祸。...

来自 STM32|by 永不止步步 |发表时间 2016-11-29 |0个回复

[ 话题 ] 工程师必须要知道的FPGA引脚信号分配原则

现在的FPGA正变得越来越复杂，向引脚分配信号的任务曾经很简单，现在也变得相当繁复。下面这些用于向多用途引脚指配信号的指导方针有助于设计师根据最多到最少的约束信号指配原则提前考虑信...

来自 STM32|by 粽子糖果 |发表时间 2016-09-14 |0个回复

[ 话题 ] 高手分享FPGA设计中的一些经验

在IC工业中有许多不同的领域，IC设计者的特征也会有些不同。在A领域的一个好的IC设计者也许会花很长时间去熟悉B领域的知识。在我们职业生涯的开始，我们应该问我们自己一些问题，我们想...

来自 STM32|by 粽子糖果 |发表时间 2016-09-14 |0个回复

[ 话题 ] CPLD入门经验总结

CPLD按英语说是复杂可编程逻辑器件，对于一个硬件工程师来说，能应用cpld技术是一个十分强大的能力。它的应用可在根本上解决许...

来自 CPLD交流|by 粽子糖果 |发表时间 2017-12-14 |0个回复

[ 话题 ] FPGA组成、工作原理和开发流程

1. FPGA概述 FPGA是英文Field Programmable Gate Array的缩写，即现场可编程门阵列，它是在PAL、GAL、EPLD等可编程器件的基础上进一步发...

来自 FPGA|by 银火虫 |发表时间 2016-05-28 |0个回复

[ 话题 ] 华为通信类面试题知识点总结

1、语音信号数字化过程中，采用的是的量化方法是非均匀量化。 2、PCM30/32路系统中，每个码的时间间隔是488ns 。 3、PCM30/32路系统中，TS0用于传送帧同步信...

来自面试考题及资料汇总|by 粽子糖果 |发表时间 2017-11-21 |0个回复

[ 话题 ] C++面试题题

华为面试题及答案　　1、局部变量能否和全局变量重名　　答：能，局部会屏蔽全局。要用全局变量，需要使用"::" 　　局部变量可以与全局变量同名，在函数内引用这个变量时，会用...

来自面试考题及资料汇总|by 粽子糖果 |发表时间 2017-11-21 |0个回复

[ 话题 ] FPGA大公司面试笔试数电部分，看看你会多少

1：什么是同步逻辑和异步逻辑？（汉王）同步逻辑是时钟之间有固定的因果关系。异步逻辑是各时钟之间没有固定的因果关系。答案应该与上面问题一致〔补充〕：...

来自面试考题及资料汇总|by 银火虫 |发表时间 2016-06-23 |0个回复

[ 话题 ] 电子工程师面试题整理

汉王笔试下面是一些基本的数字电路知识问题，请简要回答之。a) 什么是Setup 和Holdup时间？ Setup/hold time是测试芯片对输入信号和时钟信号之间的时间要求...

来自面试考题及资料汇总|by 永不止步步 |发表时间 2015-04-22 |0个回复

[ 话题 ] QuartusII用自带波形文件做激励进行功能仿真

主要步骤：1.建立工程new->New project Wizard2.输入verilog文件new->verilog HDL file

来自仿真|by 永不止步步 |发表时间 2017-03-23 |0个回复

[ 话题 ] modelsim编译库问题

在做PCIE ip core仿真时，安装的modelsim se 10.0a在编译xilinx的unisims 一直提示can't determine language ...

来自仿真|by 永不止步步 |发表时间 2016-11-10 |0个回复

[ 话题 ] 如何使用Libero IDE编写Verilog模块

如何使用Libero IDE编写Verilog模块，并验证语法错误，最后综合，然后查看综合后的电路？ 1.打开Libero集成开发环境，建立新工程，具体不说了。 2...

来自开发环境交流|by 永不止步步 |发表时间 2016-11-22 |0个回复

[ 话题 ] 电路设计宝典：主流电路设计软件大盘点

Protel PROTEL是Altium公司在80年代末推出的EDA软件，在电子行业的CAD软件中，它当之无愧地排在众多EDA软件的前面，是电子设计者的首选软件，它较早就在国内开...

来自开发环境交流|by 一见钟情 |发表时间 2016-09-20 |0个回复

[ 话题 ] 温度采集系统电子电路设计

目前市场中大多数温度采集卡的测量范围、测量方式及测量精度在出厂时就已经固定。测量方式单、测量范围固定、传感力式也只能适应一定...

来自原理图设计交流|by 粽子糖果 |发表时间 2017-02-18 |0个回复

[ 话题 ] STM32 FSMC驱动LCD液晶显示难点

本文适合学过LCD显示，但是不是很理解的同学，博主用的是战舰STM32 本篇文章博主将和大家讨论三个主题：FSMC有关配置、一串字符显示原理、汉字显示原理。。下面进入正题&r...

来自 STM32|by 一见钟情 |发表时间 2016-09-10 |0个回复

[ 话题 ] FPGA&CPLD学习心得

1.硬件设计基本原则 1)速度与面积平衡和互换原则：一个设计如果时序余量较大，所能跑的频率远高于设计要求，能可以通过模块复用来减少整个设计消耗的芯片面积，这就是用速度优势换面...

来自 CPLD交流|by 粽子糖果 |发表时间 2017-08-28 |0个回复

[ 话题 ] VHDL进程

PROCESS 语句结构包含了一个代表着设计实体中部分逻辑行为的独立的顺序语句描述的进程进程内部是顺序执行的，进程之间是并行运行的；VHDL中的所有并行语句都可以理...

来自 CPLD交流|by 永不止步步 |发表时间 2017-04-11 |0个回复