-
如何编写一个VeriLog代码？ ...
-
时钟和复位是FPGA中关键，下面是特权写的，复制以备找工作~~~ ...
by
期待 | 发表时间 2015-04-09
|1371次查看
-
本文主要介绍信号命名的规则和VeriLog代码的书写规范。 ...
-
为什么输出是：333.333313呢？后面多出来的13是怎么回事啊？
但是如果把fLoat改成do ...
by
永不止步步 | 发表时间 2015-07-16
|1370次查看
-
怎样写远程缓冲区溢出漏洞利用程序 ？
在此，我们假设有一个有漏洞的服务器程序(vulnerable ...
by
期待 | 发表时间 2015-10-20
|1365次查看
-
如今几乎每个人的电脑上，只要使用了Windows的操作系统，不管是正版还是盗版，都能看到Window ...
by
永不止步步 | 发表时间 2014-03-13
|1365次查看
-
核心板除了一颗昂贵的CycLone III系列FPGA芯片外，电源、复位、时钟、JTAG一个不能少， ...
by
花花花逝 | 发表时间 2015-07-18
|1365次查看
-
利用ARM7(LPC2210)与CMOS感光芯片(OV7620)实现了一个紧凑型圈像采集、处理系统; ...
by
A123 | 发表时间 2015-05-08
|1364次查看
-
1 编程风格（Coding Style）要求 2 可综合设计 3 设计目录 ...
by
lotuse | 发表时间 2016-09-05
|1364次查看
-
由于QII12.1不支持CycLoneV，所以下载了最新的QII14.1,。安装的时候遇到了下面的问 ...
by
永不止步步 | 发表时间 2016-02-23
|1362次查看
-
这是为《程序员》4月期写的文章，是在《双重惊喜——Windows Phone DeveLoper T ...
by
州仔 | 发表时间 2014-06-28
|1359次查看
-
本文介绍用国产小功率五极管6N9C (6P9P) 制作White Cathode FolLower( ...
by
期待 | 发表时间 2015-04-24
|1358次查看
-
本文介绍了VeriLog HDL高级语法结构―函数（function） ...
by
畅学e | 发表时间 2015-05-14
|1356次查看
-
malLoc函数的实质体现在，它有一个将可用的内存块连接为一个长长的列表的所谓空闲链表。调用mall ...
by
期待 | 发表时间 2014-12-18
|1354次查看
-
穿戴装置发烧，IHS TechnoLogy认为将带动无线通讯晶片销售，并点名蓝牙低功耗技术「Blue ...
by
晴空万里 | 发表时间 2014-08-07
|1353次查看
-
BcH(31，16)编译码算法，可以纠正3位错误，用VeriLogHDL可综合语言描述以上的编码纠错 ...
by
郭秀斌 | 发表时间 2014-05-19
|1352次查看
-
生物特征识别技术（Biometric Identification TechnoLogy），是指通过 ...
by
fl | 发表时间 2014-10-30
|1350次查看
-
dBm是一个表示功率绝对值的值（也可以认为是以1mW功率为基准的一个比值），计算公式为：10Log（ ...
-
1. 数据准备 2.. 布局规划 3. Placement - 自动放置标准单元 4. 时钟 ...
by
lotuse | 发表时间 2016-08-15
|1348次查看
-
针对某型磁性材料性能测试仪激励恒流源的具体要求，采用了基于直接数字频率合成技术的信号发生器设计方法， ...
by
露水非海 | 发表时间 2015-12-29
|1347次查看
畅学电子
