搜索: 输入 - 畅学电子网

[ 话题 ] 用VHDL设置引脚刚上电的状态

我用的EPM3128ATC100-10这个芯片，这个芯片输出脚或者输入输出脚默认的上电状态都是高电平，在quartusII里好像不能找到引脚初始状态的设置，我在程序里这样写，感觉方...

来自 FPGA讨论组|by 永不止步步 |发表时间 2016-02-01 |0个回复

[ 话题 ] soc中如果让FPGA和HPS同时控制某一个输入或输出

soc中如果让FPGA和HPS同时控制某一个输入或输出会不会出现矛盾？这是我之前问别人的一个问题。其实答案很明显，让FPGA和HPS同时控制某一个输入或输出是不可能的事情。...

来自 FPGA讨论组|by 永不止步步 |发表时间 2016-12-17 |1个回复

[ 话题 ] Quartus II 13.0sp1 软件中文注释乱码问题解决

问题：将Quartus软件从11.0升级到13.0sp1后发现代码的中文注释全变成乱码了解决：用第三方的代码编辑软件将原先的程序文件保存成“UTF-8 无BOM&r...

来自 FPGA讨论组|by 永不止步步 |发表时间 2017-02-18 |0个回复

[ 话题 ] DM642不用FPGA扩展FLASH高位地址线的问题

问题如下：我用DM642接FLASH芯片Am29LV033C用于BOOT，系统没有用FPGA。因为DM642地址线不够，考虑FLASH高三位地址用DSP的IO来扩，好像只有GP...

来自 FPGA讨论组|by 永不止步步 |发表时间 2017-03-09 |0个回复

[ 话题 ] 单片机ISP功能和DSP、FPGA的JTAG功能

ISP（In-System Programmable;在线编程）。ISP笼统的说就是在线编程,把单片机焊到电路板上,如果发现程序哪里有不合适的地方,可以直接通过pc进行编程,而不用...

来自 FPGA讨论组|by 永不止步步 |发表时间 2017-03-09 |0个回复

[ 话题 ] DM642不用FPGA扩展FLASH高位地址线的问题

问题如下：我用DM642接FLASH芯片Am29LV033C用于BOOT，系统没有用FPGA。因为DM642地址线不够，考虑FLASH高三位地址用DSP的IO来扩，好像只有GP...

来自 FPGA讨论组|by 永不止步步 |发表时间 2017-03-15 |0个回复

[ 话题 ] FPGA面试宝典

这段时间去面试了几家公司，发现比较大的公司相对于重视基础问题。这里边又有几个问题特别的突出。他们是：同步时钟设计、亚稳态、异步FIFO。可以说，这些个问题要是弄清楚了，就至少满足了...

来自 FPGA讨论组|by 永不止步步 |发表时间 2017-03-18 |0个回复

[ 话题 ] 在使用逻辑分析仪查看时钟时，采样时钟是看不了的。

在使用chipscope来查看输入时钟时，如果输入时钟是chipscope的采样时钟，那么这个时钟线将显示不了高低变化的电平。因为要看的时钟和采样的时钟同步，采样时钟高，输入时钟高...

来自 FPGA讨论组|by 永不止步步 |发表时间 2017-03-18 |0个回复

[ 话题 ] verilog选择数据类型时常犯的错误

• 信号可以分为端口信号和内部信号。出现在端口列表中的信号是端口信号，其它的信号为内部信号。 • &n...

来自 FPGA讨论组|by 永不止步步 |发表时间 2017-03-23 |0个回复

[ 话题 ] quartus_ii_常见的19个错误、28个警告

(一)Quartus警告解析　 1.Found clock-sensitive change during activeclock edge at time<tim...

来自 FPGA讨论组|by 永不止步步 |发表时间 2017-03-23 |0个回复

[ 话题 ] quartus错误整理

Error: Specified license is not valid forthis machine Quartus II 软件没有破解好,重新破解试...

来自 FPGA讨论组|by 永不止步步 |发表时间 2017-03-23 |0个回复

[ 话题 ] Verilog HDL中task与function的区别

任务、函数的定义和调用都包括在一个module的内部，他们一般用于行为级建模，在编写Testbench时用的较多，而在写可综合的代码时要少用。 function的定义： fun...

来自 FPGA讨论组|by 永不止步步 |发表时间 2017-03-30 |0个回复

[ 话题 ] FPGA设计中的复位设计

几乎每个FPGA设计都离不开复位，但很多工程师都没有真正关心过复位的设计。当你遇到一些奇怪的问题，也许就是由复位不当引起的。对于同步单元，可以选择同步复位、异步复位或者不复位。...

来自 FPGA讨论组|by 永不止步步 |发表时间 2017-04-05 |0个回复

[ 话题 ] 使用Tcl脚本分配FPGA管脚

自动生成Tcl文件 Project -> Generate Tcl File for Project... 弹出如下对话框，设置脚本路径。 ...

来自 FPGA讨论组|by 永不止步步 |发表时间 2017-04-05 |0个回复

[ 话题 ] verilog语言定义的“寄存器”是否被优化掉的实验

一背景最近在拿FPGA测试ISA总线的时序，同时ISA总线的master是用研华工控机pcm3362。工控机跑的UBUNTU系统，所以总体是在测试Linux环境下，驱动程序通...

来自 FPGA讨论组|by 永不止步步 |发表时间 2017-04-05 |0个回复

[ 话题 ] 用verilog语言编写的电子琴跟电子钟

如题,,,再附加上程序的控制说明.......是用GW48教学实验箱仿真的如果对你有帮助,请大家顶上... 程序直接贴上了控制说明： 1、电子琴：程序设计采用八个输入端...

来自 FPGA讨论组|by 永不止步步 |发表时间 2017-04-06 |0个回复

[ 话题 ] verilog中的task用法

任务就是一段封装在“task-endtask”之间的程序。任务是通过调用来执行的，而且只有在调用时才执行，如果定义了任务，但是在整个过程中都没有调用它，那么...

来自 FPGA讨论组|by 永不止步步 |发表时间 2017-04-06 |0个回复

[ 话题 ] 学习protel常见问题汇总

问：从WORD文件中拷贝出来的符号，为什么不能够在PROTEL中正常显示复：请问你是在SCH环境，还是在PCB环境，在PCB环境是有一些特殊字符不能显示，因为那时保留字。问：n...

来自 Protel99SE|by 银火虫 |发表时间 2016-06-03 |0个回复

[ 话题 ] PCB制板的22个规则

初学者在PCB绘图时边布线边逐条对照以上基本原则，布线完成后再用此规则检查一遍。久之，必有效果。古人云：履，坚冰至。天下之事，天才者毕竟居少，惟有持之以恒，方见成效。一...

来自 Protel99SE|by 银火虫 |发表时间 2016-06-04 |0个回复

[ 话题 ] LED开关电源应该如何设计PCB回路？

LED开关电源的研发速度在最近几年中有了明显的技术飞跃，新产品更新换代的速度也加快了许多。作为最后一个设计环节，PCB的设计也显得尤为重要，因为一旦在这一环节出现问题，那么很可能会...

来自 Protel99SE|by 银火虫 |发表时间 2016-06-07 |0个回复