搜索: 语言 - 畅学电子网

Xilinx的FPGA设计有一套自己的开发工具——ISE。ISE功能强大，其中最重要一个就是它里面自带了大量的程序模板，使得设计人员不需要自己手动敲一些重复...

来自 FPGA讨论组|by 永不止步步 |发表时间 2015-11-04 |0个回复

在ISE14.2中使用IP核，在Core Generator中新建工程，选用Virtex-5的板子，型号为xc5vlx110t-1ff1136，然后找到DSP48 marco，配置...

来自 FPGA讨论组|by 永不止步步 |发表时间 2015-11-04 |0个回复

这段时间去面试了几家公司，发现比较大的公司相对于重视基础问题。这里边又有几个问题特别的突出。他们是：同步时钟设计、亚稳态、异步FIFO。可以说，这些个问题要是弄清楚了，就至少满足了...

来自 FPGA讨论组|by 永不止步步 |发表时间 2017-03-18 |0个回复

ISE verilog 综合错误提示：ERROR:Xst:880 - "Johnson_source.v" line 45: Cannot mix blocking and non...

来自 FPGA讨论组|by 永不止步步 |发表时间 2017-03-18 |0个回复

背景：Xilinx公司的FPGA ，ISE 13.4 开发环境， verilog HDL语言问题描述：检查语法没有错误，用modelsim仿真也可以，但...

来自 FPGA讨论组|by 永不止步步 |发表时间 2017-03-18 |0个回复

任务、函数的定义和调用都包括在一个module的内部，他们一般用于行为级建模，在编写Testbench时用的较多，而在写可综合的代码时要少用。 function的定义： fun...

来自 FPGA讨论组|by 永不止步步 |发表时间 2017-03-30 |0个回复

自动生成Tcl文件 Project -> Generate Tcl File for Project... 弹出如下对话框，设置脚本路径。 ...

来自 FPGA讨论组|by 永不止步步 |发表时间 2017-04-05 |0个回复

一背景最近在拿FPGA测试ISA总线的时序，同时ISA总线的master是用研华工控机pcm3362。工控机跑的UBUNTU系统，所以总体是在测试Linux环境下，驱动程序通...

来自 FPGA讨论组|by 永不止步步 |发表时间 2017-04-05 |0个回复