搜索: 设计 - 畅学电子网

1、状态机的问题，尽量不要写出太大的状态机，宁愿用一些小型的状态机来相互关联。 2、推荐大家使用timequest来做时序约束，好处是，它可能对你的时序约束和你的设计对照做分析，...

来自 FPGA|by 银火虫 |发表时间 2016-06-12 |0个回复

一个合格的FPGA工程师需要掌握哪些知识？这里根据自己的一些心得总结一下，其他朋友可以补充啊。　　1.Verilog语言及其于硬件电路之间的关系。　　2.器件结构（最好熟练掌握Sp...

来自 FPGA|by 银火虫 |发表时间 2016-06-12 |0个回复

从这个模块要实现的功能说起吧，如图1所示，实现的功能其实很简单的，就是一个频率计，只不过FPGA除了脉冲采集进行计数外，还要响应CPU的控制。图1 功能模块

来自 FPGA|by 银火虫 |发表时间 2016-06-13 |0个回复

在芯片的研发环节，FPGA 验证是其中的重要的组成部分，如何有效的利用 FPGA 的资源，管脚分配也是必须考虑的一个重要问题。一般较好的方法是在综合过程中通过时序的一些约束让对应的...

来自 FPGA|by 银火虫 |发表时间 2016-06-17 |0个回复

FPGA/CPLD能做什么呢？可以毫不夸张的讲，FPGA/CPLD能完成任何数字器件的功能，上至高性能CPU,下至简单的74电路，都可以用FPGA/CPLD来实现。 FPGA...

来自 FPGA|by 银火虫 |发表时间 2016-06-17 |0个回复

现在的FPGA正变得越来越复杂，向引脚分配信号的任务曾经很简单，现在也变得相当繁复。下面这些用于向多用途引脚指配信号的指导方针有助于设计师根据最多到最少的约束信号指配原则提前考虑信...

来自 FPGA|by 银火虫 |发表时间 2016-06-17 |0个回复