DXP在铺地时为何显示与所有网络线相连?
布板中如果铺地显示与所有网络线相连,
其原因是
1检查原理图 有时将地网络
设置错误
原因说明: PCB的封装没有加载进去
解决办法:
1. 我首先先自己画好了封装,放在我的文件夹里面
2.进入这里
&n...
Package Geomerty 封装的几何尺寸 Assembly 装配层 表示元器件的实体大小,贴片机焊接时候才用得到
Pastemask 钢网层 是正显层 有表示有 无表...
Protel99se怎么能导出或者打印可以查找元器件的PDF格式的原理图
以前原理图都是用虚拟打印机直接出来的,后来做软件的同事这样的原理图不能查找,调试不方便,我就只能通过AD...
Cadence Allegro 的设置参数选项那可是叫巨多,也分得很细,有些经常设置的参数也要一层层的打开对应的选项目录,比较繁琐,或者有时会忘记对应的设置参数在哪个子目录下。好在...
Cadence Allegro PCB 铺铜(覆铜)Shape呈格点状填充而不是完整全铜显示问题–Allegro技巧
Cadence Allegro P...
Cadence Allegro SKill 语言出Gerber创建Film层信息的API
Cadence Allegro SKill 能够极大的扩展Cadence ...
Cadence Allegro PCB Shpae 如何设置透明度,使铺铜Shape半透明显示–Allegro技巧
如何使得Cadence Allegr...
Cadence Allegro 如何关闭铺铜(覆铜)shape的显示和设置shape显示模式–allegro小技巧
Cadence Allegro 画完...
Cadence Allegro 网表成功导入,准备布局布线,把器件的飞线打开,预估一下器件间的网络连接关系,却发现很凌乱有木有,电源、地网络鼠线显示的一堆,非常碍眼。
其实电...
Cadence Allegro PCB Editor 如何导出封装库 复用现有PCB板上的封装库 将偷懒进行到底
Cadence Allegro PCB Edito...