-
a. 强大的处理能力：
MSP430系列单片机是一个16位的单 片机，采用了精简指令集(RISC)结构，具有丰富的寻址方式(7种源操作数寻址、4种目的操作数寻址)、简洁的27条内...
-
应用SDH技术的。。。谁接触过就说说吧
-
一、 开题报告的含义与作用 开题报告，就是当课题方向确定之后，课题负责人在调查研究的基础...
来自
毕业设计|by
期待 |发表时间 2015-09-17
|0个回复
-
a模拟地和数字地单点接地
只要是地,最终都要接到一起,然后入大地。如果不接在一起就是"浮地",存在压差,容易积累电荷,造成静电。地是参考0电位,所有电压都是参考地得出的,地的...
-
1、简单描述一个单片机系统的主要组成模块，并说明各模块之间的数据流流向和控制流 流向。简述单片机应用系统的设计原则。（仕兰微面试题目）
2、画出8031与2716...
-
题外话：
总感觉“年轻人”在字面上不准确，本人更喜欢用“年青人”
同时又感觉“青年人”的现实处境很诡异，...
-
最近在整SOPC，在xilinx的EDK开发环境中开发自己的IP，自己的IP中又要调用xilinx ISE中的一些IP，例如ram、rom、clock等，一直苦于不知道如何调用，找...
-
FPGA使用的越来越广泛，除了可用于设计控制电路以为，数字信号处理电路更是FPGA的强项和难点。个人可以说才刚刚入门FPGA设计，也做过一些数字信号处理方面的电路设计，记录下个人心...
-
最近有个FPGA+DSP架构的项目，安装了DSP的开发环境CCS，这里介绍下CCS的使用方法。说明：开发TMS320C6678，建议使用CCS5.0以上版本，以下介绍基于CCS5....
-
ISE verilog 综合错误提示：ERROR:Xst:880 - "Johnson_source.v" line 45: Cannot mix blocking and non...
-
背景：Xilinx公司的FPGA ，ISE 13.4 开发环境， verilog HDL语言
问题描述：检查语法没有错误，用modelsim仿真也可以，但...
-
一：generateVerilog-2001添加了generate循环，允许产生module和primitive的多个实例化，同时也可以产生多个variable，net，task，...
-
任务、函数的定义和调用都包括在一个module的内部，他们一般用于行为级建模，在编写Testbench时用的较多，而在写可综合的代码时要少用。
function的定义：
fun...
-
几乎每个FPGA设计都离不开复位，但很多工程师都没有真正关心过复位的设计。当你遇到一些奇怪的问题，也许就是由复位不当引起的。
对于同步单元，可以选择同步复位、异步复位或者不复位。...
-
一 背景
最近在拿FPGA测试ISA总线的时序，同时ISA总线的master是用研华工控机pcm3362。工控机跑的UBUNTU系统，所以总体是在测试Linux环境下，驱动程序通...
-
如题,,,再附加上程序的控制说明.......是用GW48教学实验箱仿真的
如果对你有帮助,请大家顶上...
程序直接贴上了
控制说明：
1、电子琴：程序设计采用八个输入端...
-
可能出现的问题：
1.下载有时受环境影响很大。比如，在嘈杂的环境下就可能下载不进去。
2.电源按钮没有打开或者是工作模式没有跳到"RUN”。
3.电路...
-
1.电阻 固定电阻：RES 半导体电阻：RESSEMT 电位计；POT 变电阻；RV...
-
问：从WORD文件中拷贝出来的符号，为什么不能够在PROTEL中正常显示复：请问你是在SCH环境，还是在PCB环境，在PCB环境是有一些特殊字符不能显示，因为那时保留字。
问：n...
-
摘要： 探讨使用PROTEL 设计软件实现高速电路印制电路板设计的过程中，需要注意的一些布局与布线方面的相关原则问题，提供一些实用的、经过验证的高速电路布局、布线技术，提高了高速电...
畅学电子
