搜索: 波形 - 畅学电子网

[ 话题 ] 用FPGA动态探头与数字VSA对DSP设计实时分析

随着 FPGA 在数字通信设计领域(蜂窝基站、卫星通信和雷达)的高性能信号处理电路中成为可行的选择,分析和调试工具必须包括能帮助您在最短时间内得到电路最佳性能的新技术。虽然现在...

来自 FPGA|by 银火虫 |发表时间 2016-05-28 |0个回复

[ 话题 ] fpga工程师使用示波器的问题汇总

1.使用TDS3032B和THS710示波器，怎样将一次性随机出现的信号完整地捕捉并存储下来，然后重显分析？答：如果测的所谓随机信号为一个单次信号，那么只要设置与该信...

来自 FPGA|by 银火虫 |发表时间 2016-06-04 |0个回复

[ 话题 ] FPGA和DDS在信号源中的应用

1引言 DDS同DSP(数字信号处理)一样，是一项关键的数字化技术。DDS是直接数字式频率合成器(DirectDigitalSynthesizer)的英文缩写。与传统的频率合成器...

来自 FPGA|by 银火虫 |发表时间 2016-06-07 |0个回复

[ 话题 ] FPGA开发基本流程及注意事项

本文是根据FPGA技术牛人历年来的经验所总结出来的关于FPGA开发基本流程及注意事项基本介绍，希望给初学者丁点帮助。众所周知，FPGA是可...

来自 FPGA|by 银火虫 |发表时间 2016-06-08 |0个回复

[ 话题 ] 任意数值分频器的FPGA实现

摘要：本文介绍了一种基于FPGA的多数值分频器的设计，该分频器可以实现占空比及分频系数可调，其分频数值可以是整数、小数和分数。文章给出了使用Altera公司的Cyelon eII系...

来自 FPGA|by 银火虫 |发表时间 2016-06-08 |0个回复

[ 话题 ] FPGA常犯错误集锦

1) QuartusII对代码进行时序仿真时出现Error: Can't continue timing simulation because delay annotation i...

来自 FPGA|by 银火虫 |发表时间 2016-06-23 |0个回复

[ 话题 ] 这才是学习FPGA的正确路径

学习FPGA，在不同层次的人明显有不同的答案。先说一句，说不要开发版的都是菜鸟级选手。我把FPGA层次划分为，鸡蛋级别，菜鸟级别，老鸟级别，高手级别四类。题主是鸡蛋级别的吧！啥...

来自 FPGA|by 粽子糖果 |发表时间 2016-09-08 |0个回复

[ 话题 ] FPGA平台实现最小开关损耗的SVPWM算法

引言脉冲调制技术（PWM）已被广泛应用于逆变器的设计当中，电压空间矢量调制技术(SVPWM)与SPWM相比，直流电压利用率提高了（15.4%），且利于数字化实现［19］。本文介...

来自 FPGA|by 粽子糖果 |发表时间 2016-09-19 |0个回复

[ 话题 ] 在Quartus II中调用Modelsim联合仿真

一．在quartus中新建工程后，点击工具栏里的Tools，在下拉菜单中选取Options，弹出对话框，在对话框里选择EDA Tool Options，然后在右侧的Modelsim...

来自 FPGA|by 粽子糖果 |发表时间 2016-09-21 |0个回复

[ 话题 ] 再说ModelSim难以察觉的问题

为什么，是“再说”，因为前面写的有篇博客叫ModelSim难以察觉的问题废话少说，进入正题：前些天仿真PLL时，发现PLL没有时钟输出，但是示波器一...

来自 FPGA|by 粽子糖果 |发表时间 2016-09-22 |0个回复

[ 话题 ] 关于cic滤波器的FPGA实现

一、关于多采样率数字滤波器很明显从字面意思上可以理解，多采样率嘛，就是有多个采样率呗。前面所说的FIR，IIR滤波器都是只有一个采样频率，是固定不变的采样率，然而有些情况下需要...

来自 FPGA|by 粽子糖果 |发表时间 2016-09-27 |0个回复

[ 话题 ] PCB上FPGA的同步开关噪声分析

系统级SSO的形成机制带FPGA的PCB是一个复杂的系统，可将其分为包含有源电路的晶片部分、带有嵌入式无源器件的支撑走线的封装部分，和为FPGA与外部提供连接的电路板部分。在此...

来自 FPGA|by 粽子糖果 |发表时间 2016-09-28 |0个回复

[ 话题 ] 详细分析PCB上FPGA的同步开关噪声问题

系统级SSO的形成机制带FPGA的PCB是一个复杂的系统，可将其分为包含有源电路的晶片部分、带有嵌入式无源器件的支撑走线的封装部分，和为FPGA与外部提供连接的电路板部分。在此...

来自 FPGA|by 粽子糖果 |发表时间 2016-10-12 |0个回复

[ 话题 ] Verilog中的阻塞与非阻塞语句

关于阻塞：计算RHS并更新LHS，此时不能允许有来自任何其他Verilog语句的干扰。所谓阻塞的概念是指在同一个always块中，其后面的赋值语句从概念上（即使不设定延迟）是在前...

来自 FPGA|by 粽子糖果 |发表时间 2016-11-09 |0个回复

[ 话题 ] FPGA控制舵机程序

舵机一个常见的舵机有三个连接线。黑色：电源地红色：电源（5伏直流）白色：控制引脚（PWM） PWM控制舵机位置。伺服系统每20毫秒要有一个脉冲，以便获得正确的角度...

来自 FPGA|by 粽子糖果 |发表时间 2017-09-19 |0个回复

[ 话题 ] 剖析减小电磁干扰的PCB设计原则

文章将从分析现代智能高速电子系统中电路板存在电磁干扰的原因，总结出在PCB设计时应考虑的减小电磁干扰的措施与原则。 1 电路板存在电磁干扰的原因在由开关电源和微处理器构成的高...

来自 EDA学习交流|by 银火虫 |发表时间 2016-06-13 |0个回复

[ 话题 ] EDA技术在电子工程设计中的作用

一、EDA技术的特点 1.现代化EDA技术大多采用“自顶向下(Top-Down)”的设计程序，从而确保设计方案整体的合理和优化，避免“自底向上...

来自 EDA学习交流|by 一见钟情 |发表时间 2016-09-18 |0个回复

[ 话题 ] 学习modelsim的详细笔记

1.建一个总文件夹，如cnt 2.为源代码，测试台文件，仿真各建一文件夹。如src,tb,sim 3.编写源代码，testbench。如cnt.v,tb_cnt.v文件，同时文...

来自 EDA学习交流|by 粽子糖果 |发表时间 2016-10-10 |0个回复

[ 话题 ] Verilog中占空比与分频的确定

在verilog程序设计中，我们往往要对一个频率进行任意分频，而且占空比也有一定的要求。这样的话，对于程序就会有一定的要求，本篇文章将在前人经验的基础上做一个简单的总结，实现对一个...

来自 EDA学习交流|by 粽子糖果 |发表时间 2016-10-11 |0个回复

[ 话题 ] 人人看得懂的PCB布线

一位同事负责布的一块步进电机驱动板，性能指标老是达不到文档提到的性能，虽然能用，大电流丢步，高速上不去，波形差，在深入分析之后发现违背了一些PCB布线的基本原则，修改之后性能就非常...

来自 EDA学习交流|by 一见钟情 |发表时间 2016-10-22 |0个回复