搜索: 显 - 畅学电子网

[ 话题 ] 详细分析PCB上FPGA的同步开关噪声问题

系统级SSO的形成机制带FPGA的PCB是一个复杂的系统，可将其分为包含有源电路的晶片部分、带有嵌入式无源器件的支撑走线的封装部分，和为FPGA与外部提供连接的电路板部分。在此...

来自 FPGA|by 粽子糖果 |发表时间 2016-10-12 |0个回复

[ 话题 ] 实力解析ARM、FPGA、单片机及嵌入式的区别及特点

单片机的特点：（1）受集成度限制，片内存储器容量较小，一般内ROM：8KB以下；（2）内RAM：256KB以内。（3）可靠性高（4）易扩展（5）控制功能强...

来自 FPGA|by 粽子糖果 |发表时间 2016-10-20 |0个回复

[ 话题 ] FPGA相关问题解答

1、FPGA主要应用于什么方向的产品？发展前景如何？答：近几年可编程的门阵列（FPGA）技术发展迅速，其高度的灵活性，使其在通信、数据...

来自 FPGA|by 粽子糖果 |发表时间 2016-11-03 |0个回复

[ 话题 ] Verilog中的阻塞与非阻塞语句

关于阻塞：计算RHS并更新LHS，此时不能允许有来自任何其他Verilog语句的干扰。所谓阻塞的概念是指在同一个always块中，其后面的赋值语句从概念上（即使不设定延迟）是在前...

来自 FPGA|by 粽子糖果 |发表时间 2016-11-09 |0个回复

[ 话题 ] 实例解析FPGA扩展外设子板设计

如图2.34所示，围绕FPGA器件设计的核心板，它的诱人之处在于引出的3个32PIN插座。这3组可扩展的接口，可以连接各种各样的外设子板，可以作为一个电子爱好者无限DIY的平台。针...

来自 FPGA|by 粽子糖果 |发表时间 2016-11-11 |0个回复

[ 话题 ] 小白求教：基于FPGA的十进制频率计 8位是什么意思。

基于FPGA的十进制频率计8位，用LCD1602显示这个题目是什么意思呢。

来自 FPGA|by 阿乐ale |发表时间 2017-04-10 |0个回复

[ 话题 ] FPGA控制舵机程序

舵机一个常见的舵机有三个连接线。黑色：电源地红色：电源（5伏直流）白色：控制引脚（PWM） PWM控制舵机位置。伺服系统每20毫秒要有一个脉冲，以便获得正确的角度...

来自 FPGA|by 粽子糖果 |发表时间 2017-09-19 |0个回复

[ 话题 ] 一些非常激励人心的电子类同行成长经历

这些日子我一直在写一个实时操作系统内核，已有小成了，等写完我会全部公开，希望能够为国内IT的发展尽自己一份微薄的力量。最近看到很多学生朋友和我当年一样没有方向 ...

来自职场经验交流|by 永不止步步 |发表时间 2017-02-09 |0个回复

[ 话题 ] 集成电路四大隐忧

自2014年以来，国家对集成电路产业发展高度重视，成立了拥有1200亿元人民币的集成电路大基金，加上在北京、上海和南京等城市设立的至少五个由政府牵头的投资载体，合计大约有320亿美...

来自 EDA学习交流|by 银火虫 |发表时间 2016-05-31 |0个回复

[ 话题 ] pcb设计的趋势及技巧分析

一、PCB板设计的趋势分析：电子技术的发展变化必然给板级设计带来许多新问题和新挑战。首先，由于高密度引脚及引脚尺寸日趋物理极限，导致低的布通率；其次，由...

来自 EDA学习交流|by 银火虫 |发表时间 2016-06-04 |0个回复

[ 话题 ] 探究多层电路板的奥秘

PCB各层间区别信号层(Signal Layers) Altium Designer最多可提供32个信号层，包括顶层(Top Layer)、底层(Bottom Layer)和...

来自 EDA学习交流|by 银火虫 |发表时间 2016-06-06 |0个回复

[ 话题 ] 剖析减小电磁干扰的PCB设计原则

文章将从分析现代智能高速电子系统中电路板存在电磁干扰的原因，总结出在PCB设计时应考虑的减小电磁干扰的措施与原则。 1 电路板存在电磁干扰的原因在由开关电源和微处理器构成的高...

来自 EDA学习交流|by 银火虫 |发表时间 2016-06-13 |0个回复

[ 话题 ] 选择PCB元件的六大技巧

最佳PCB设计方法：在基于元件封装选择PCB元件时需要考虑的六件事。本文中的所有例子都是用Multisim设计环境开发的，不过即使使用不同的EDA工具，同样的概念仍然适用。

来自 EDA学习交流|by 银火虫 |发表时间 2016-06-15 |0个回复

[ 话题 ] 高速PCB设计中的屏蔽方法

高速PCB设计布线系统的传输速率在稳步加快的同时也带来了某种防干扰的脆弱性，这是因为传输信息的频率越高，信号的敏感性增加，同时它们的能量越来越弱，此时的布线系统就越容易受干扰。

来自 EDA学习交流|by 银火虫 |发表时间 2016-06-15 |0个回复

[ 话题 ] 如何解决多层PCB设计时的EMI

解决EMI问题的办法很多，现代的EMI抑制方法包括：利用EMI抑制涂层、选用合适的EMI抑制零配件和EMI仿真设计等。本文从最基本的PCB布板出发，讨论PCB分层堆叠在控制EMI辐...

来自 EDA学习交流|by 银火虫 |发表时间 2016-06-17 |0个回复

[ 话题 ] 电子EDA技术的基础知识

一、EDA的分类　　我们依据计算机辅助技术介入程度的不同，将电子系统设计分为以下三类：　　1.人工的设计方法　　此种设计方法从...

来自 EDA学习交流|by 银火虫 |发表时间 2016-06-17 |0个回复

[ 话题 ] PCB布线设计规则检查

PCB板布线设计完成后，需认真检查布线设计是否符合设计者所制定的规则，同时也需确认所制定的规则是否符合PCB板生产工艺的需求，一般检查有如...

来自 EDA学习交流|by 银火虫 |发表时间 2016-06-23 |0个回复

[ 话题 ] 将PCB原理图传递到版图设计的六大技巧

PCB最佳设计方法：将PCB原理图传递给版图（layout）设计时需要考虑的六件事。本文中提到的所有例子都是用Multisim设计环境开发的，不过在使用不同的EDA工...

来自 EDA学习交流|by 银火虫 |发表时间 2016-06-24 |0个回复

[ 话题 ] 个人总结四层板布线注意事项

一：基本步骤与线宽:地线>电源线>重要的信号线>....（有关层的概念） 1000mils=25。4毫米=2。54厘米1毫米=39。37mils VIA不要与...

来自 EDA学习交流|by 粽子糖果 |发表时间 2016-09-08 |0个回复

[ 话题 ] SDK– 如何减小Microblaze的代码体积

在FPGA中使用软核做嵌入式开发，有时我们会非常在意其编译后的代码体积大小，毕竟通常情况下，Microblaze都不是直接运行在DDR当中，而是运行在FPGA内部的LocalBRA...

来自 EDA学习交流|by 一见钟情 |发表时间 2016-09-09 |0个回复