-
MSP430的AD12使用灵活，功能强大．我在学习的过程中特别总结了一下，以后回头来也方便咯，呵呵．
１．AD12(12路输入通道（8路外部输入通道，4路内部输入通道），4种模式...
-
如题, 这个是网上所谓的变态版的3线SPI总线:一根时钟线,一根使能线,一根双向IO线.
一个模块,两个文件:
//spi3.c#include "typedef....
-
TI MSP430系列单片机，usart模块的波特率值设定是通过以下三个寄存器决定的：UxBR0,UxBR1,UxMCTL
波特率＝BRCLK/N ,主要是计算出N。...
-
a. 强大的处理能力：
MSP430系列单片机是一个16位的单 片机，采用了精简指令集(RISC)结构，具有丰富的寻址方式(7种源操作数寻址、4种目的操作数寻址)、简洁的27条内...
-
了解的多指教啊，感谢了
-
我们在从事MCU应用开发过程中，难免会碰到MCU芯片异常的问题，其中有些异常比较严重。比如异常复位，表现为复位脚有电平跳变或者干脆处于复位电平；在做代码调试跟踪时，发现代码根本就进...
-
//------------------- //18B20驱动程序 by zmz // 2008.4.19 //-------------------...
-
FPGA使用的越来越广泛，除了可用于设计控制电路以为，数字信号处理电路更是FPGA的强项和难点。个人可以说才刚刚入门FPGA设计，也做过一些数字信号处理方面的电路设计，记录下个人心...
-
Xilinx的FPGA设计有一套自己的开发工具——ISE。ISE功能强大，其中最重要一个就是它里面自带了大量的程序模板，使得设计人员不需要自己手动敲一些重复...
-
昨晚项目调试的时候遇到一个问题：
输入IQ交织、有符号的复信号，时序是：
iq_data&...
-
背景：用FPGA扩展5个100M以太网，5片PHY的MDC和MDIO并联在一起，读PHY的ID号错误。
1.电源，时钟都正常，原理图没有复位信号，飞线到FPGA软件复...
-
这是刚开始学习FPGA时候，积累的一点资料。
具体如下，其实作者强调了在用FPGA做设计的时候，要注意同步设计，盲目的使用
信号做时钟，在时序分析上有很大问题，隐含着很大风险。...
-
在FPGA中，边沿检测电路中，都用的是时钟上升沿。满足触发器的建立与保持时间吗？
always@（posedge clk）
begin
b<=a；
c&l...
-
做时钟测试的时候，写了个程序控制两个LED灯每隔200ms交替闪烁，但明显感觉led并不是按照200ms交替闪烁的，有时会顿一下有时会很快的交替，这是什么问题啊？
-
板子上因为IO口不够用，采用了一个I2C转8路GPIO的芯片PCF8574（tssop20），控制Darlington管MC1413，驱动后端的7个Relay。
控制逻辑简图：
...
-
最近有个FPGA+DSP架构的项目，安装了DSP的开发环境CCS，这里介绍下CCS的使用方法。说明：开发TMS320C6678，建议使用CCS5.0以上版本，以下介绍基于CCS5....
-
ISP（In-System Programmable;在线编程）。ISP笼统的说就是在线编程,把单片机焊到电路板上,如果发现程序哪里有不合适的地方,可以直接通过pc进行编程,而不用...
-
这段时间去面试了几家公司，发现比较大的公司相对于重视基础问题。这里边又有几个问题特别的突出。他们是：同步时钟设计、亚稳态、异步FIFO。可以说，这些个问题要是弄清楚了，就至少满足了...
-
在使用chipscope来查看输入时钟时，如果输入时钟是chipscope的采样时钟，那么这个时钟线将显示不了高低变化的电平。因为要看的时钟和采样的时钟同步，采样时钟高，输入时钟高...
-
背景：Xilinx公司的FPGA ，ISE 13.4 开发环境， verilog HDL语言
问题描述：检查语法没有错误，用modelsim仿真也可以，但...
畅学电子
