搜索: 如何 - 畅学电子网

[ 话题 ] 如何使用ccs5.1给MSP430下程序

看你用FET 还是JTAG还是其他什么的不一样 1. 启动CodeComposerStudioStart→AllPrograms→TexasI...

来自 MSP430|by 永不止步步 |发表时间 2017-03-09 |0个回复

[ 话题 ] MSP430仿真器安装驱动提示INF找不到所需的段落

在安装msp430仿真器lsd-fet430uif的usb驱动程序时,出现问题，在inf中找不到所需段落，解决方法如下： 1.打开widows文件下setupapi....

来自 MSP430|by 永不止步步 |发表时间 2017-03-17 |0个回复

[ 话题 ] 仿真器与编程器的接口释疑

对于MSP430 来说，无论仿真还是烧写程序一般可以通过：JTAG/SBW/BSL 接口进行，这些并不代表哪个型号的编程器和仿真器，一般JTAG/SBW 接口用于仿真接口，BSL ...

来自 MSP430|by 永不止步步 |发表时间 2017-03-17 |0个回复

[ 话题 ] MSP430F5529如何用ImageDog生成液晶所使用的图片数据

察看readme.txt Project File Listing /***************************************************...

来自 MSP430|by 永不止步步 |发表时间 2017-03-24 |0个回复

[ 话题 ] IAR MSP430如何生成烧写文件

IAR生成430烧写方法有2种，第一种是；将工程的debug模式切换成release模式，看图片操作。那个.d43文件就...

来自 MSP430|by 永不止步步 |发表时间 2017-03-24 |0个回复

[ 话题 ] MSP430 SD16_A的采样速率的研究

之前已经对MSP430F4250的SD16_A进行了入门级的了解和设置，但由于项目有要求： AD——模拟信号频率范围100~20kHz，采样率40kHz，...

来自 MSP430|by 永不止步步 |发表时间 2017-04-18 |0个回复

[ 话题 ] 如何处理未使用的 I/O 引脚？

如何处理未使用的 I/O 引脚？

来自 MSP430|by 一见钟情 |发表时间 2017-09-12 |2个回复

[ 话题 ] 毕业设计准备篇-开题报告的撰写方法

一、开题报告的含义与作用　　开题报告，就是当课题方向确定之后，课题负责人在调查研究的基础...

来自毕业设计|by 期待 |发表时间 2015-09-17 |0个回复

[ 话题 ] 我做具有智能小车功能的大车，请帮忙选择硬件？谢谢！

我做具有智能小车功能的大车，请问哪个老师可以帮忙选择硬件？大体长宽大约1000*500mm，自重30kg。如何选择电机、电路板是否有现成的？

来自毕业设计|by 期待 |发表时间 2015-09-17 |0个回复

[ 话题 ] 电路调试方法（个人经验，供参考）

最近在做毕业设计，被弄的有点无语了，很被迫的，毕业设计被提前到了大四上学期完成，加之要考研，所以在暑假这段时间里面好好利用下，从中感悟很多...

来自毕业设计|by 永不止步步 |发表时间 2015-11-14 |0个回复

[ 话题 ] 请问如何滤除荧光灯启辉器在开灯时对电源线的干扰？

请问如何滤除荧光灯启辉器在开灯时对电源线的干扰？有什么方法，谢谢！

来自电子工程师俱乐部|by 永不止步步 |发表时间 2013-12-31 |2个回复

[ 话题 ] 各大电子公司招聘题目大全――单片机、MCU、计算机原理

1、简单描述一个单片机系统的主要组成模块，并说明各模块之间的数据流流向和控制流流向。简述单片机应用系统的设计原则。（仕兰微面试题目） 2、画出8031与2716...

来自电子工程师俱乐部|by 永不止步步 |发表时间 2013-12-31 |0个回复

[ 话题 ] 求助~关于计数器的问题

74HC161设计异步清零的计数器，想在输出端达到某个值的时候清零，对MRN端应该如何处理呢？

来自 FPGA讨论组|by 永不止步步 |发表时间 2013-12-31 |0个回复

[ 话题 ] 技术帖：青年学子的出路与FPGA芯片应用开发

题外话：总感觉“年轻人”在字面上不准确，本人更喜欢用“年青人” 同时又感觉“青年人”的现实处境很诡异，...

来自 FPGA讨论组|by 永不止步步 |发表时间 2013-12-31 |0个回复

[ 话题 ] xilinx的EDK中调用ISE产生的IP core的方法

最近在整SOPC，在xilinx的EDK开发环境中开发自己的IP，自己的IP中又要调用xilinx ISE中的一些IP，例如ram、rom、clock等，一直苦于不知道如何调用，找...

来自 FPGA讨论组|by 永不止步步 |发表时间 2015-11-04 |0个回复

[ 话题 ] 关于ISE中使用DSP48 marco的问题

在ISE14.2中使用IP核，在Core Generator中新建工程，选用Virtex-5的板子，型号为xc5vlx110t-1ff1136，然后找到DSP48 marco，配置...

来自 FPGA讨论组|by 永不止步步 |发表时间 2015-11-04 |0个回复

[ 话题 ] Quartus II 中如何保持信号不被综合

在一些应用中，有些特定的信号我们需要保留，用于进行采集检测，而综合器会自动优化把它综合掉，那么，应该怎样告诉综合器，不让它优化掉我们需要保留的信号呢？对这种情况的处理是增加约束...

来自 FPGA讨论组|by 永不止步步 |发表时间 2017-02-18 |0个回复

[ 话题 ] 合理使用JTAG和IMPACT帮助你调试FPGA不能启动的问题

本来想着把GTX后面两篇博文找时间写了，但是最近实在是忙，一直在搭图像处理的AXI框架和整FPGA-DSP双平台的板子，下面先和大家分享一下调试心得。最近调试一块新的Artix...

来自 FPGA讨论组|by 永不止步步 |发表时间 2017-02-18 |0个回复

[ 话题 ] 系统设计初期如何对FPGA芯片进行选型

目前市场上FPGA型号种类越来越多，价格也相差很大，一个项目选择的FPGA是不是合适，不仅影响到项目成本，甚至有时候可以决定项目的成败。那么如何在项目初期进行FPGA选择呢？我们需...

来自 FPGA讨论组|by 永不止步步 |发表时间 2017-03-09 |0个回复

[ 话题 ] FPGA面试宝典

这段时间去面试了几家公司，发现比较大的公司相对于重视基础问题。这里边又有几个问题特别的突出。他们是：同步时钟设计、亚稳态、异步FIFO。可以说，这些个问题要是弄清楚了，就至少满足了...

来自 FPGA讨论组|by 永不止步步 |发表时间 2017-03-18 |0个回复