原理搞清楚了，那么下面我们就先编写一个独立按键的程序，把最基本的功能验证一下。
#include <
reg52.h>
在一个程序的编写过程中，随着代码量的增加，如果把所有的语句都写到 main 函数中，一方面程序会显得的比较乱，另外一个方面，当同一个功能需要在不同地方执行时，我们就得再重复写一...
上下移动我们会了，那我们还想左右移动该如何操作呢?
方法一、最简单，就是把板子侧过来放，纵向取模就可以完成。
这里大家是不是有种头顶冒汗的感...
点阵的动画显示，说到底就是对多张图片分别进行取模，使用程序算法巧妙的切换图片，多张图片组合起来就成了一段动画了，我们所看到的动画片、游戏等等，它们的基本原理也都是这样的。&nb...
独立的 LED 小灯可以实现流水灯，数码管可以显示多位数字，那点阵 LED 就得来显示一点花样了。
我们要显示花样的时候，往往要先做出来一些小图形，这些小图形...
问题如下：
我用DM642接FLASH芯片Am29LV033C用于BOOT，系统没有用FPGA。因为DM642地址线不够，考虑FLASH高三位地址用DSP的IO来扩，好像只有GP...
任务就是一段封装在“task-endtask”之间的程序。任务是通过调用来执行的，而且只有在调用时才执行，如果定义了任务，但是在整个过程中都没有调用它，那么...
如题,,,再附加上程序的控制说明.......是用GW48教学实验箱仿真的
如果对你有帮助,请大家顶上...
程序直接贴上了
控制说明：
1、电子琴：程序设计采用八个输入端...
一 背景
最近在拿FPGA测试ISA总线的时序，同时ISA总线的master是用研华工控机pcm3362。工控机跑的UBUNTU系统，所以总体是在测试Linux环境下，驱动程序通...
WARNING:PhysDesignRules:372 - Gated clock. Clock net rd_en&n...
复位对于FPGA设计很重要，一些很奇怪而找不到原因的问题很有可能是由于复位造成的，本人就因为没理解好复位情况而受困扰几天。
复位信号可以是高电平也可以是低电平复位。并且电路分外部...
module datainput(DVAL,LVAL,FVAL,in,clk_m,Y_data,C_data);
input LV...
(一)Quartus警告解析 1.Found clock-sensitive change during activeclock edge at time<tim...
一：generateVerilog-2001添加了generate循环，允许产生module和primitive的多个实例化，同时也可以产生多个variable，net，task，...
• 信号可以分为端口信号和内部信号。出现在端口列表中的信号是端口信号，其它的信号为内部信号。
• &n...
背景：Xilinx公司的FPGA ，ISE 13.4 开发环境， verilog HDL语言
问题描述：检查语法没有错误，用modelsim仿真也可以，但...
畅学电子
