#include"iostm8l152c6.h"#include"stdint.h" //这个头文件定义了数据类型，可以使用uint8_t,uint16_t
在IAR平台开发STM8的时候，生产HEX文件的方法有2种：
1.推荐这种方法，按下图来选
2.这也方法出...
1、如何选择PCB板材? 选择PCB板材必须在满足设计需求和##常高速的PCB板子(大于GHz的频率)时这材质问题会比较重要。例如，现在常用的FR-4材质，在几个G...
本文续PCB设计常见问题104个解答(一)下文 22、模拟电源处的滤波经常是用LC电路。但是为什么有时LC比RC滤波效果差? LC与RC滤波效果的比...
第一：前期准备。这包括准备元件库和原理图。“工欲善其事，必先利其器”，要做出一块好的板子，除了要设计好原理之外，还要画得好。在进行PCB设计之前，首先要准备...
在一块新的PCB上，测试系统能否正常运行的时候，发现系统上电后没有正常启动。 系统框图如下： 在上电的时刻，CPU A（GPIO电平2.6V）会向串...
【转】capture CIS与Allegro交互布局 ————作者：吴川斌1. 打开原题图，Options->P...
在绘制原理图和PCB的时候，因为经常变动所以我们会需要常常进行文件保存工作，如果手动保存，可能我们在绘制原理图或PCB文件过于认真忘记保存，或者还没保存就出现电脑当机的现象，导致我...
用CADENCE的Allegro进行Layout设计，遇到多次卡顿的现象了。
具体现象是这样的，在进行一些个人认为没有问题的操作时，不知道从哪一步开始软件运行十分卡顿，例如：从某...
使用 Ultra Librarian生成PCB库我用到最多的了。并且其中更多的是应用于来自TI的一些产品的封装设计。
然而一直...
网上关于设计PCB的文章不计其数，在这里只总结下自己在工作中发现的一些注意点，都是错误之后的教训。
分为两部分：
第一部分：原理图
1，电源
用电器的电压，这...
PCB上的任何一条走线在通过高频信号的情况下都会对该信号造成时延时，蛇形走线的主要作用是补偿“同一组相关”信号线中...
Orcade原理图导入到allegro PCB后，画好边框就可以通过quickplace 将元件放到边框的四周了。这个比较easy，但是place的元件比较杂乱无章，后面PCB布局...
DXP在铺地时为何显示与所有网络线相连？
布板中如果铺地显示与所有网络线相连，
其原因是
1检查原理图 有时将地网络设置错误
Package Geomerty 封装的几何尺寸 Assembly 装配层 表示元器件的实体大小，贴片机焊接时候才用得到
Pastemask 钢网层 是正显层 有表示有 无表...
Cadence Allegro 的设置参数选项那可是叫巨多，也分得很细，有些经常设置的参数也要一层层的打开对应的选项目录，比较繁琐，或者有时会忘记对应的设置参数在哪个子目录下。好在...
Cadence Allegro PCB 铺铜(覆铜)Shape呈格点状填充而不是完整全铜显示问题–Allegro技巧
Cadence Allegro P...
当你经过几十个小时的艰苦奋战，终于把板子布完，而当你兴冲冲准备出Gerber文件丢给板厂打样，尽早结束噩梦时，却发现Allegro报错“Dynamic shapes a...
Cadence Allegro PCB Shpae 如何设置透明度,使铺铜Shape半透明显示–Allegro技巧
如何使得Cadence Allegr...
Cadence Allegro 如何关闭铺铜(覆铜)shape的显示和设置shape显示模式–allegro小技巧
Cadence Allegro 画完...
畅学电子
