搜索: VA - 畅学电子网

[ 话题 ] _exit( )和exit( )的区别

注：exit()就是退出，传入的参数是程序退出时的状态码，0表示正常退出，其他表示非正常退出，一般都用-1或者1，标准C里有EXIT_SUCCESS和EXIT_FAILURE两个宏...

来自 Linux学习小组|by 永不止步步 |发表时间 2017-03-31 |0个回复

[ 话题 ] 互斥锁、信号量与条件变量的区别

信号量用在多线程多任务同步的，一个线程完成了某一个动作就通过信号量告诉别的线程，别的线程再进行某些动作（大家都在semtake的时候，就阻塞在哪里）。而互斥锁是用在多线程多任务互斥...

来自 Linux学习小组|by 永不止步步 |发表时间 2017-03-31 |0个回复

[ 话题 ] connect()函数阻塞问题解决

1.采用select 在学习嵌入式Linux网络编程中，很多同学都发现了一个问题，那就是调用connect函数时，如果服务端关闭，客户端调用connect（）函数...

来自 Linux学习小组|by 永不止步步 |发表时间 2017-01-09 |0个回复

[ 话题 ] gdb+gdbserver调试arm-linux程序

mmap作为struct file_operations的重要一个元素，mmap主要是实现物理内存到虚拟内存的映射关系，这样可以实现直接访问虚拟内存，而不用使用设备相关的read、...

来自 Linux学习小组|by 永不止步步 |发表时间 2016-11-26 |0个回复

[ 话题 ] linux 常用命令及技巧

linux 常用命令及技巧:linux 常用命令总结: 一。通用命令:1. date ：print or set the syste...

来自 Linux学习小组|by PandaZ |发表时间 2016-11-19 |0个回复

[ 话题 ] 医疗电子中的创新电容器

开关电源中的电容电容可用来减少纹波并吸收开关稳压器产生的噪声，它还可以用于后级稳压，提高设备的稳定性和瞬态响应能力。电源输...

来自医疗电子社区|by 粽子糖果 |发表时间 2017-11-30 |0个回复

[ 话题 ] SEED-XDS510仿真器报错解决办法汇总

SEED-XDS510仿真器报错：this error was generated by TI's USCIF driver解决办法汇总使用的合众达510仿真器，安装完仿真器驱...

来自仿真|by 永不止步步 |发表时间 2017-03-17 |0个回复

[ 话题 ] 使用Pspice进行电路仿真

Pspice现在是集成到Cadence中的一个电路仿真工具，能通过Pspice模型的原理图仿真电路的输出结果。其大致步骤是： 1. 创建仿真工程执行菜单命令File->...

来自仿真|by 永不止步步 |发表时间 2017-02-17 |0个回复

[ 话题 ] 如何扩展 FPGA 的工作温度

任何电子器件的使用寿命均取决于其工作温度。在较高温度下器件会加快老化，使用寿命会缩短。但某些应用要求电子产品工作在器件最大额定工作结温下。以石油天然气产业为例来说明这个问题以及解决...

来自 FPGA|by 银火虫 |发表时间 2016-06-03 |0个回复

[ 话题 ] 集成电路四大隐忧

自2014年以来，国家对集成电路产业发展高度重视，成立了拥有1200亿元人民币的集成电路大基金，加上在北京、上海和南京等城市设立的至少五个由政府牵头的投资载体，合计大约有320亿美...

来自 EDA学习交流|by 银火虫 |发表时间 2016-05-31 |0个回复

[ 话题 ] Verilog中的阻塞与非阻塞语句

关于阻塞：计算RHS并更新LHS，此时不能允许有来自任何其他Verilog语句的干扰。所谓阻塞的概念是指在同一个always块中，其后面的赋值语句从概念上（即使不设定延迟）是在前...

来自 FPGA|by 粽子糖果 |发表时间 2016-11-09 |0个回复

[ 话题 ] viVAdo用(* MARK_DEBUG="true" *)抓信号问题请教

为什么我想抓如下用(* MARK_DEBUG="true" *)定义的信号抓不到？reg [7:0] raw_u_gauss[0:505];(* MAR...

来自 FPGA|by 一见钟情 |发表时间 2016-10-08 |1个回复

[ 话题 ] quartus与Modelsim 联合仿真时自动退出

quartus II 11与Modelsim 6.6d联合仿真时，每次一点仿真进入Modelsim 都提示"no design loaded",...

来自 FPGA|by 粽子糖果 |发表时间 2016-09-29 |1个回复

[ 话题 ] FPGA学习经验的总结：AXI4协议

一、特点单向通道体系结构：信息流只以单方向传输，简化时钟域间的桥接，减少门数量。当信号经过复杂的片上系统时，减少延时。支持多项数据交换：通过并行执行猝发操作，极大地提高了数...

来自 FPGA|by 粽子糖果 |发表时间 2016-09-26 |0个回复

[ 话题 ] 例说FPGA之FPGA与其它主流芯片的比较

FPGA、ASIC和ASSP 抛开FPGA不提，大家一定都很熟悉ASIC与ASSP。所谓ASIC，即专用集成电路（Application Specific Integrated ...

来自 FPGA|by 一见钟情 |发表时间 2016-09-20 |0个回复

[ 话题 ] FPGA设计小Tips：如何正确使用FPGA的时钟资源

相位匹配时钟分频器设计人员可使用相位匹配时钟分频器(PMCD)来生成相位匹配的分频输入时钟信号。这与分频时钟的DCM频率综合相似。PMCD还能生成设计中相位匹配但有延迟的时钟信...

来自 FPGA|by 粽子糖果 |发表时间 2016-09-12 |0个回复

[ 话题 ] 总结FPGA设计实用经验

1、状态机的问题，尽量不要写出太大的状态机，宁愿用一些小型的状态机来相互关联。 2、推荐大家使用timequest来做时序约束，好处是，它可能对你的时序约束和你的设计对照做分析，...

来自 FPGA|by 银火虫 |发表时间 2016-06-12 |0个回复

[ 话题 ] 结合FPGA与DSP的仿人假手控制系统设计

仿人假手作为肢残患者重获人手功能的主要对象，具有重大的社会需求。理想的假手应具有人手的仿生特征，主要体现在假手构造、控制方式与环境感知3个方面，但由于其有限的体积和复杂的传感器系统...

来自 FPGA|by 银火虫 |发表时间 2016-06-06 |0个回复

[ 话题 ] 论FPGA建模，与面向对象编程的相似性

最近一直在弄一个绘图的上位机，我觉得自己建模思想还不错，但是面向对象思维总是晕的。突然有一天发现，两者居然有这么对共同之处，完全可以相互启...

来自 FPGA|by 银火虫 |发表时间 2016-06-03 |0个回复

[ 话题 ] modelsim编译库问题

在做PCIE ip core仿真时，安装的modelsim se 10.0a在编译xilinx的unisims 一直提示can't determine language ...

来自仿真|by 永不止步步 |发表时间 2016-11-10 |0个回复