芯片是电路可调型放大器，由砷化镓制成。在0.1--3GHz频带范围内可提供良好的线性和较低的噪声系数。封装方式为小型SOT-363
其封装方式为SOT-89，请看下图。
...
最近在用modelsim对设计进行仿真的过程中发现了一个非常有趣的问题。接下来，让我们跟随着一个设计的仿真来发现问题的原因所在。首先，以调用基于IP核的加法器为例。加法器IP核的参...
对传统电子系统设计方法与现代电子系统设计方法进行了比较,引出了基于EDA技术的现场可编程门阵列(FPGA)电路,提出现场可编程门阵列(FPGA) 是近年来迅速发展的大规模可编程专用...
1. wire与reg之外的数据类型不要在verilog代码中出现。
2. assign(组合逻辑)与always之外的语句不要在verilog代码中出现。
3. 一个modu...
对按键计数，编译不通过！！module dc_counter(rstn,up,down,dout);input ...
1) QuartusII对代码进行时序仿真时出现Error: Can't continue timing simulation because delay annotation i...
来自
FPGA|by
银火虫 |发表时间 2016-06-23
|0个回复
0 引言
在数字系统的设计中，FPGA+ARM 的系统架构得到了越来越广泛的应用，FPGA 主要实现高速数据的处理;ARM 主...
来自
FPGA|by
银火虫 |发表时间 2016-06-18
|0个回复
注：exit()就是退出，传入的参数是程序退出时的状态码，0表示正常退出，其他表示非正常退出，一般都用-1或者1，标准C里有EXIT_SUCCESS和EXIT_FAILURE两个宏...
畅学电子
