1. 如果是人工焊接，要养成好的习惯，首先，焊接前要目视检查一遍PCB板，并用万用表检查关键电路（特别是电源与地）是否短路；
第一：前期准备。这包括准备元件库和原理图。“工欲善其事，必先利其器”，要做出一块好的板子，除了要设计好原理之外，还要画得好。在进行PCB设计之前，首先要准备...
我在学校里面就一直使用TI的产品设计PCB板，算是TI的忠实用户，用的主要是C2000系类的，像2812是最常用的，还用过2808、283...
根据实际项目和操作中的应用，cadence的allegro的一些经验和大家分享下：
1.导出颜色设置文件
通用的板层叠加模型可以设置通用的文件来简化设计流程，叠层设计，颜色...
使用 Ultra Librarian生成PCB库我用到最多的了。并且其中更多的是应用于来自TI的一些产品的封装设计。
然而一直...
对于电子工程师来讲，尤其是硬件工程师，必须能够看懂并且认真分析每个元器件的spec，这对于设计电路系统来说至关重要。对于画封装来说，对于芯片外围尺寸的分析，定位布局好硬件设计板的关...
最近有个客户的项目转过来，是用PROTEL的，本人十几年没用PROTEL，发现都不会用了。试用了一下，发现这个软件依旧是很慢很卡的样子。算了，转换为熟悉的是ALLEGRO再画好了。...
这个案例的问题是这样的：
某客户有一个板子需要新增一部分功能，想将原来的小板改为大板，但出于成本考虑，又将原来的8层板改为了6层板，板子做出来后在实际测试时DDR3只...
1.PCB原理图常见错误：
（1）ERC报告管脚没有接入信号：
a. 创建封装时给管脚定义了I/O属性；
b.创建元件或放置元...
PCB上的任何一条走线在通过高频信号的情况下都会对该信号造成时延时，蛇形走线的主要作用是补偿“同一组相关”信号线中...
altium designer另存为proTEl99se格式时候,覆铜消失了怎么解决？
因为ProTEl99不支持实心覆铜,而AD支持,如果需要转换,那么你需要在AD里覆铜时选择...
TOP 顶层 PCB设计走线和放元器件
BOTTOM 底层 PCB设计走线和放元器件
LAYER- 3至LAYER-120 普通层 可以PCB设计走线，但不可放元器件。不需要那...
Package Geomerty 封装的几何尺寸 Assembly 装配层 表示元器件的实体大小，贴片机焊接时候才用得到
PasTEmask 钢网层 是正显层 有表示有 无表...
ProTEl99se怎么能导出或者打印可以查找元器件的PDF格式的原理图
以前原理图都是用虚拟打印机直接出来的，后来做软件的同事这样的原理图不能查找，调试不方便，我就只能通过AD...
Cadence Allegro 的设置参数选项那可是叫巨多，也分得很细，有些经常设置的参数也要一层层的打开对应的选项目录，比较繁琐，或者有时会忘记对应的设置参数在哪个子目录下。好在...
Cadence Allegro SKill 语言出Gerber创建Film层信息的API
Cadence Allegro SKill 能够极大的扩展Cadence ...
当你经过几十个小时的艰苦奋战，终于把板子布完，而当你兴冲冲准备出Gerber文件丢给板厂打样，尽早结束噩梦时，却发现Allegro报错“Dynamic shapes a...
畅学电子
