搜索: SHA - 畅学电子网

高速PCB设计中常规PCB布线，有以下基本要求：（1）QFP、SOP等封装的矩形焊盘出线，应从PIN中心引出（一般采用铺SHApe）（2）布线到板边的距离不小...

来自 PCB技术专区|by 永不止步步 |发表时间 2017-02-04 |0个回复

1、软件方面这应该是最大的区别了。引入了操作系统。为什么引入操作系统?有什么好处? 1)方便。主要体现在后期的开发，即在操作系统上直接开发应用程序。不像单片机一样一切都要重新...

来自 ARM讨论专区|by 银火虫 |发表时间 2016-06-06 |0个回复

Cadence Allegro 如何关闭铺铜(覆铜)SHApe的显示和设置SHApe显示模式–allegro小技巧 Cadence Allegro 画完...

来自 PCB技术专区|by 永不止步步 |发表时间 2016-10-13 |0个回复

Cadence Allegro PCB Shpae 如何设置透明度,使铺铜SHApe半透明显示–Allegro技巧如何使得Cadence Allegr...

来自 PCB技术专区|by 永不止步步 |发表时间 2016-10-13 |0个回复

当你经过几十个小时的艰苦奋战，终于把板子布完，而当你兴冲冲准备出Gerber文件丢给板厂打样，尽早结束噩梦时，却发现Allegro报错“Dynamic SHApes a...

来自 PCB技术专区|by 永不止步步 |发表时间 2016-10-13 |0个回复

Cadence Allegro SKill 语言出Gerber创建Film层信息的API Cadence Allegro SKill 能够极大的扩展Cadence ...

来自 PCB技术专区|by 永不止步步 |发表时间 2016-10-13 |0个回复

Cadence Allegro PCB 铺铜(覆铜)SHApe呈格点状填充而不是完整全铜显示问题–Allegro技巧 Cadence Allegro P...

来自 PCB技术专区|by 永不止步步 |发表时间 2016-10-13 |0个回复

DXP在铺地时为何显示与所有网络线相连？布板中如果铺地显示与所有网络线相连，其原因是 1检查原理图有时将地网络设置错误

来自 PCB技术专区|by 永不止步步 |发表时间 2016-02-27 |0个回复

PADS9.3 画图。最后铺铜。鼠标右键 select SHApes ,选中copper pour ,右键 flo...

来自 PCB技术专区|by 永不止步步 |发表时间 2015-11-30 |0个回复

智能家电并不是单指某一个家电，而应是一个技术系统，随着人类应用需求和家电智能化的不断发展，其内容将会更加丰富，根据实际应用环...

来自智能家居|by 粽子糖果 |发表时间 2017-09-21 |0个回复

最终被搭建成功时，我是有许多感慨的。感慨之一，作为一个学机械出身的电子工程师来学linux和搭建简单的网络应用，遇到的麻烦也是超级多的，但也是着实有趣。感慨之二，我终于又开始写博客...

来自创意DIY|by 永不止步步 |发表时间 2016-10-29 |0个回复

　　复旦攻读微电子专业模拟芯片设计方向研究生开始到现在五年工作经验，已经整整八年了，其间聆听过很多国内外专家的指点。最近，应朋友之邀，写一点心得体会和大家共享。　　我记得本...

来自大家一起来讨论电子工程师|by 冯大同 |发表时间 2013-11-22 |0个回复