-
根据实际项目和操作中的应用，cadence的allegRO的一些经验和大家分享下：
1.导出颜色设置文件
通用的板层叠加模型可以设置通用的文件来简化设计流程，叠层设计，颜色...
-
当一块PCB板完成了布局布线，又检查连通性和间距都没有报错的情况下，一块PCB是不是就完成了呢？答案当然是否定。很多初学者也包括一些有经验的工程师，由于时间紧或者不...
-
用CADENCE的AllegRO进行Layout设计，遇到多次卡顿的现象了。
具体现象是这样的，在进行一些个人认为没有问题的操作时，不知道从哪一步开始软件运行十分卡顿，例如：从某...
-
使用 Ultra Librarian生成PCB库我用到最多的了。并且其中更多的是应用于来自TI的一些产品的封装设计。
然而一直...
-
对于电子工程师来讲，尤其是硬件工程师，必须能够看懂并且认真分析每个元器件的spec，这对于设计电路系统来说至关重要。对于画封装来说，对于芯片外围尺寸的分析，定位布局好硬件设计板的关...
-
最近有个客户的项目转过来，是用PROTEL的，本人十几年没用PROTEL，发现都不会用了。试用了一下，发现这个软件依旧是很慢很卡的样子。算了，转换为熟悉的是ALLEGRO再画好了。...
-
关于等长
第一次听到“绕等长工程师”这个称号的时候，我和我的小伙伴们都惊呆了。每次在研讨会提起这个名词，很多人也都是会心一笑。
...
-
高速问题的表现有很多，过冲、串扰、振铃等等，为了方便归类研究，一些主流的仿真软件的厂商做了以下划分：
普通SI问题：即反射、串扰、过冲、下冲、单调性等；...
-
1.PCB原理图常见错误：
（1）ERC报告管脚没有接入信号：
a. 创建封装时给管脚定义了I/O属性；
b.创建元件或放置元...
-
altium designer另存为pROtel99se格式时候,覆铜消失了怎么解决？
因为PROtel99不支持实心覆铜,而AD支持,如果需要转换,那么你需要在AD里覆铜时选择...
-
PADS9.3 画图。最后铺铜。鼠标右键 select shapes ,选中copper pour ,右键 flo...
-
-
Orcade原理图导入到allegRO PCB后，画好边框就可以通过quickplace 将元件放到边框的四周了。这个比较easy，但是place的元件比较杂乱无章，后面PCB布局...
-
问题1：什么是零件封装，它和零件有什么区别？答：
(1)零件封装是指实际零件焊接到电路板时所指示的外观和焊点位置。
...
-
DXP在铺地时为何显示与所有网络线相连？
布板中如果铺地显示与所有网络线相连，
其原因是
1检查原理图 有时将地网络设置错误
-
Package Geomerty 封装的几何尺寸 Assembly 装配层 表示元器件的实体大小，贴片机焊接时候才用得到
Pastemask 钢网层 是正显层 有表示有 无表...
-
PROtel99se怎么能导出或者打印可以查找元器件的PDF格式的原理图
以前原理图都是用虚拟打印机直接出来的，后来做软件的同事这样的原理图不能查找，调试不方便，我就只能通过AD...
-
Cadence AllegRO 的设置参数选项那可是叫巨多，也分得很细，有些经常设置的参数也要一层层的打开对应的选项目录，比较繁琐，或者有时会忘记对应的设置参数在哪个子目录下。好在...
-
Cadence AllegRO PCB 铺铜(覆铜)Shape呈格点状填充而不是完整全铜显示问题–AllegRO技巧
Cadence AllegRO P...
-
Cadence AllegRO SKill 语言出Gerber创建Film层信息的API
Cadence AllegRO SKill 能够极大的扩展Cadence ...
畅学电子
