-
1.PCB原理图常见错误：
（1）ERC报告管脚没有接入信号：
a. 创建封装时给管脚定义了I/O属性；
b.创建元件或放置元...
-
Cadence Allegro SKill 语言出Gerber创建Film层信息的API
Cadence Allegro SKill 能够极大的扩展Cadence ...
-
1、PCB中如何改变鼠标移动栅格大小
按G键，弹出菜单，选择合适的移动距离大小。
2、如何给原理图中的器件整体编号
使用tools下拉菜单,选anaOTAte，
1. AL...
-
在PCB抄板、PCB设计等过程中，由于不同软件平台之间的数据或文件格式不同，常常需要借助其他的工具进行平台或文件格式的转换，本文我们将为大家介绍从PROTEL到ALLEGRO的转换...
-
随着微电子技术和超大规模集成电路技术的发展，单片微型计算机以其体积小、性价比高、功能强、可靠性高等独有的特点，在各个领域（如工业控制、家电产...
-
1.关于版本
移植的freeRTOS的版本是V8.0.0，最新的V8.1.2版本的F5438编译不通过，改为V8.0.0后可以编译通过，所以选择这个版本进行移植。
2.移植要点...
-
对MSP430系列单片机进行编程的方式有以下三种：利用JTAG接口，利用BSL固件和利用用户自定义的升级固件。由于利用自定义升级固件进行程序升级的方式比较灵活，并且用途广泛，本文将...
-
原Verilog程序如下：
wire [22:0] TOTAl_Max;
reg [23:0] Mixed_Max;
wire [23:0] overflow_e...
-
(一)Quartus警告解析 1.Found clock-sensitive change during activeclock edge at time<tim...
-
驱动安装
-问题描述
Windows7系统对驱动程序的使用要求有数字签名，否则无法正常使用 -问题解决 开机按F8界面，选择禁用驱动程序签名强制
时序仿真...
-
1.原理图常见错误：
ERC报告管脚没有接入信号：
&...
畅学电子
