-
互阻抗放大器是一款通用运算放大器，其输出电压取决于输入电流和反馈电阻器：
&nbs...
-
一．在quartus中新建工程后，点击工具栏里的Tools，在下拉菜单中选取Options，弹出对话框，在对话框里选择EDA Tool Options，然后在右侧的Modelsim...
-
(一) 要了解什么是FPGA
既然要玩转FPGA，那我们首先最重要的当然是要了解什么FPGA。FPGA(Field-Programmable Gate Array)，即现场可编程...
-
引言
脉冲调制技术（PWM）已被广泛应用于逆变器的设计当中，电压空间矢量调制技术(SVPWM)与SPWM相比，直流电压利用率提高了（15.4%），且利于数字化实现［19］。本文介...
-
我起初的FPGA学习历程，走了不少弯路，现在看来，如果采用自学的方式，这些弯路也是多数人会遇到的：
1.买一本书，花大量的时间学习语法；
2.到网上到处搜一些资料，类似...
-
FPGA是一种可编程的硅芯片，DSP是数字信号处理，当系统设计人员在项目的架构设计阶段就面临到底采用FPGA还是DSP的重要问题。本文将首先分别介绍FPGA和DSP的特点，然后再从...
-
FPGA这个词可能很多人都有所耳闻，尤其是理工科的同学们大多数应该都自愿或被迫被这个词刷屏过。但要真追究起来FPGA到底是个什么东西。很多非相关专业的人都会陷入一脸迷茫。不过说起开...
-
学习FPGA，在不同层次的人明显有不同的答案。先说一句，说不要开发版的都是菜鸟级选手。
我把FPGA层次划分为，鸡蛋级别，菜鸟级别，老鸟级别，高手级别四类。题主是鸡蛋级别的吧！啥...
-
关于C++中的const关键字的用法非常灵活，而使用const将大大改善程序的健壮性，现将本人的一些体会总结如下，期望对大家有所帮助： 一 const基础如果const关...
-
ISE veriLoG 综合错误提示：ERROR:Xst:880 - "Johnson_source.v" line 45: Cannot mix blocking and non...
-
背景：Xilinx公司的FPGA ，ISE 13.4 开发环境， veriLoG HDL语言
问题描述：检查语法没有错误，用modelsim仿真也可以，但...
-
• 信号可以分为端口信号和内部信号。出现在端口列表中的信号是端口信号，其它的信号为内部信号。
• &n...
-
一：generateVeriLoG-2001添加了generate循环，允许产生module和primitive的多个实例化，同时也可以产生多个variable，net，task，...
-
(一)Quartus警告解析 1.Found clock-sensitive change during activeclock edge at time<tim...
-
Error: Specified license is not valid forthis machine
Quartus II 软件没有破解好,重新破解试...
-
任务、函数的定义和调用都包括在一个module的内部，他们一般用于行为级建模，在编写Testbench时用的较多，而在写可综合的代码时要少用。
function的定义：
fun...
-
自动生成Tcl文件
Project -> Generate Tcl File for Project...
弹出如下对话框，设置脚本路径。
...
-
一 背景
最近在拿FPGA测试ISA总线的时序，同时ISA总线的master是用研华工控机pcm3362。工控机跑的UBUNTU系统，所以总体是在测试Linux环境下，驱动程序通...
-
如题,,,再附加上程序的控制说明.......是用GW48教学实验箱仿真的
如果对你有帮助,请大家顶上...
程序直接贴上了
控制说明：
1、电子琴：程序设计采用八个输入端...
-
任务就是一段封装在“task-endtask”之间的程序。任务是通过调用来执行的，而且只有在调用时才执行，如果定义了任务，但是在整个过程中都没有调用它，那么...
畅学电子
