-
求大神指导，我在PCB手动布线遇见了这样一个问题------我对一个芯片的焊盘进行底层布线，但是始终布不出来，一布线就自动转到顶层布线了。。还要进行PCB的检测的时候出现了这些问题...
-
1.AD 中新建CAM文件（File-New-CAM DocumENt）
2.将gerber文件导入（File-Improt-Gerber）
3.导入NC Drill文件（Fi...
-
【转】capture CIS与Allegro交互布局 ————作者：吴川斌1. 打开原题图，Options->P...
-
在绘制原理图和PCB的时候，因为经常变动所以我们会需要常常进行文件保存工作，如果手动保存，可能我们在绘制原理图或PCB文件过于认真忘记保存，或者还没保存就出现电脑当机的现象，导致我...
-
根据实际项目和操作中的应用，cadENce的allegro的一些经验和大家分享下：
1.导出颜色设置文件
通用的板层叠加模型可以设置通用的文件来简化设计流程，叠层设计，颜色...
-
关于PCB布板，尤其是新功能的板子，按照我的经验 一般按照以下的流程画板子
一、元器件布局
对于我来说，放置完元器件，布线工作基本上就完成了绝大部分...
-
用CADENCE的Allegro进行Layout设计，遇到多次卡顿的现象了。
具体现象是这样的，在进行一些个人认为没有问题的操作时，不知道从哪一步开始软件运行十分卡顿，例如：从某...
-
使用 Ultra Librarian生成PCB库我用到最多的了。并且其中更多的是应用于来自TI的一些产品的封装设计。
然而一直...
-
高速问题的表现有很多，过冲、串扰、振铃等等，为了方便归类研究，一些主流的仿真软件的厂商做了以下划分：
普通SI问题：即反射、串扰、过冲、下冲、单调性等；...
-
1.两面板布线时，两面的导线宜相互垂直、斜交、或弯曲走线，避免相互平行，以减小寄生耦合；作为电路的输入及输出用的印制导线应尽量避免相邻平行，以免发生回授，在这些导线之...
-
TOP 顶层 PCB设计走线和放元器件
BOTTOM 底层 PCB设计走线和放元器件
LAYER- 3至LAYER-120 普通层 可以PCB设计走线，但不可放元器件。不需要那...
-
原因说明： PCB的封装没有加载进去
解决办法：
1. 我首先先自己画好了封装，放在我的文件夹里面
2.进入这里
&n...
-
Package Geomerty 封装的几何尺寸 Assembly 装配层 表示元器件的实体大小，贴片机焊接时候才用得到
Pastemask 钢网层 是正显层 有表示有 无表...
-
CadENce Allegro 的设置参数选项那可是叫巨多，也分得很细，有些经常设置的参数也要一层层的打开对应的选项目录，比较繁琐，或者有时会忘记对应的设置参数在哪个子目录下。好在...
-
CadENce Allegro PCB 铺铜(覆铜)Shape呈格点状填充而不是完整全铜显示问题–Allegro技巧
CadENce Allegro P...
-
CadENce Allegro SKill 语言出Gerber创建Film层信息的API
CadENce Allegro SKill 能够极大的扩展CadENce ...
-
当你经过几十个小时的艰苦奋战，终于把板子布完，而当你兴冲冲准备出Gerber文件丢给板厂打样，尽早结束噩梦时，却发现Allegro报错“Dynamic shapes a...
-
CadENce Allegro PCB Shpae 如何设置透明度,使铺铜Shape半透明显示–Allegro技巧
如何使得CadENce Allegr...
-
CadENce Allegro 如何关闭铺铜(覆铜)shape的显示和设置shape显示模式–allegro小技巧
CadENce Allegro 画完...
-
CadENce Allegro 网表成功导入，准备布局布线，把器件的飞线打开，预估一下器件间的网络连接关系，却发现很凌乱有木有，电源、地网络鼠线显示的一堆，非常碍眼。
其实电...
畅学电子
