搜索: 41_ - 畅学电子网

[ 话题 ] FPGA和DDS在信号源中的应用

1引言 DDS同DSP(数字信号处理)一样，是一项关键的数字化技术。DDS是直接数字式频率合成器(DirectDigitalSynthesizer)的英文缩写。与传统的频率合成器...

来自 FPGA|by 银火虫 |发表时间 2016-06-07 |0个回复

[ 话题 ] 任意数值分频器的FPGA实现

摘要：本文介绍了一种基于FPGA的多数值分频器的设计，该分频器可以实现占空比及分频系数可调，其分频数值可以是整数、小数和分数。文章给出了使用Altera公司的Cyelon eII系...

来自 FPGA|by 银火虫 |发表时间 2016-06-08 |0个回复

[ 话题 ] 求教关于FPGA进行采样时，时钟与数据不同步的问题

上图是我的系统结构，FPGA使用AD产生的120M差分时钟作为时钟，通过一个DCM生成120M,240M的时钟，使用DCM生成的时钟作为AD采样时钟来采样并行14bit差分数据...

来自 FPGA|by 粽子糖果 |发表时间 2016-08-31 |1个回复

[ 话题 ] 4412嵌入式开发板烧写QT系统时出现问题

在用tf卡烧写qt系统时，执行./mkuboot /dev/sdx命令时，显示./mkuboot: Permission denied，这是为什么？

来自 FPGA|by 粽子糖果 |发表时间 2016-09-05 |1个回复

[ 话题 ] FPGA真的能取代CPU和GPU吗？

FPGA这个词可能很多人都有所耳闻，尤其是理工科的同学们大多数应该都自愿或被迫被这个词刷屏过。但要真追究起来FPGA到底是个什么东西。很多非相关专业的人都会陷入一脸迷茫。不过说起开...

来自 FPGA|by 粽子糖果 |发表时间 2016-09-08 |0个回复

[ 话题 ] 所见即所得之逻辑单元端口取反结构实例分析

根据前面博文对所见即所得的简单展示，使得我们了解到了ALTERA器件逻辑单元某些输入端口确实包含了这种自动可编程取反的硬件结构。这里我将给出一个具体实例来为大家展示这种特性。 ...

来自 FPGA|by 一见钟情 |发表时间 2016-09-10 |0个回复

[ 话题 ] 所见即所得之逻辑单元端口取反结构实例分析

根据前面博文对所见即所得的简单展示，使得我们了解到了ALTERA器件逻辑单元某些输入端口确实包含了这种自动可编程取反的硬件结构。这里我将给出一个具体实例来为大家展示这种特性。 ...

来自 FPGA|by 粽子糖果 |发表时间 2016-09-13 |0个回复

[ 话题 ] 例说FPGA之FPGA与其它主流芯片的比较

FPGA、ASIC和ASSP 抛开FPGA不提，大家一定都很熟悉ASIC与ASSP。所谓ASIC，即专用集成电路（Application Specific Integrated ...

来自 FPGA|by 一见钟情 |发表时间 2016-09-20 |0个回复

[ 话题 ] 再说ModelSim难以察觉的问题

为什么，是“再说”，因为前面写的有篇博客叫ModelSim难以察觉的问题废话少说，进入正题：前些天仿真PLL时，发现PLL没有时钟输出，但是示波器一...

来自 FPGA|by 粽子糖果 |发表时间 2016-09-22 |0个回复

[ 话题 ] FPGA学习经验的总结：AXI4协议

一、特点单向通道体系结构：信息流只以单方向传输，简化时钟域间的桥接，减少门数量。当信号经过复杂的片上系统时，减少延时。支持多项数据交换：通过并行执行猝发操作，极大地提高了数...

来自 FPGA|by 粽子糖果 |发表时间 2016-09-26 |0个回复

[ 话题 ] 关于cic滤波器的FPGA实现

一、关于多采样率数字滤波器很明显从字面意思上可以理解，多采样率嘛，就是有多个采样率呗。前面所说的FIR，IIR滤波器都是只有一个采样频率，是固定不变的采样率，然而有些情况下需要...

来自 FPGA|by 粽子糖果 |发表时间 2016-09-27 |0个回复

[ 话题 ] quartus ii 时序仿真出现了问题

两个输入管脚分别输入了一个时钟信号，而且两个信号是反相的。输出之后应该是输出端s位高电平，co为低电平才对的，但是输出出现了一些峰刺还是什么的。用功能仿真就没有这个问题。请大家帮忙...

来自 FPGA|by 粽子糖果 |发表时间 2016-09-29 |1个回复

[ 话题 ] ise烧录文件到板子中的步骤

前面的约束、综合、实现都正常通过后1. 执行烧录程序：右键单击“ Configure Target Device" 图标 &nb...

来自 FPGA|by 粽子糖果 |发表时间 2016-10-19 |0个回复

[ 话题 ] Verilog中的阻塞与非阻塞语句

关于阻塞：计算RHS并更新LHS，此时不能允许有来自任何其他Verilog语句的干扰。所谓阻塞的概念是指在同一个always块中，其后面的赋值语句从概念上（即使不设定延迟）是在前...

来自 FPGA|by 粽子糖果 |发表时间 2016-11-09 |0个回复

[ 话题 ] AD转换设计中的基本问题整理

看到一片关于AD转换设计中的基本问题整理博文，特地转载过来和大家共分享。了解数据转换器错误及参数 1.如何选择高速模数转换之前的信号调理器件;如何解决多路模数转换的同步问题?...

来自 EDA学习交流|by 银火虫 |发表时间 2016-06-07 |0个回复

[ 话题 ] 基于单片机的温室智能控制器硬件电路设计

　近年来，温室环境控制在国内外得到了相应的研究和应用。国内现有的智能温室系统硬件大部分从国外引进，国外的系统是经过多年的发展和完善，在技术上是比较成熟与先进的。但在我国的应用中出现...

来自 EDA学习交流|by 银火虫 |发表时间 2016-06-16 |0个回复

[ 话题 ] 个人总结四层板布线注意事项

一：基本步骤与线宽:地线>电源线>重要的信号线>....（有关层的概念） 1000mils=25。4毫米=2。54厘米1毫米=39。37mils VIA不要与...

来自 EDA学习交流|by 粽子糖果 |发表时间 2016-09-08 |0个回复

[ 话题 ] SDK– 如何减小Microblaze的代码体积

在FPGA中使用软核做嵌入式开发，有时我们会非常在意其编译后的代码体积大小，毕竟通常情况下，Microblaze都不是直接运行在DDR当中，而是运行在FPGA内部的LocalBRA...

来自 EDA学习交流|by 一见钟情 |发表时间 2016-09-09 |0个回复

[ 话题 ] EDA工具Quartus II的安装以及安装破解文件

安装QuartusII6.0软件 PC机系统配置要求: 1. CPU在奔腾II400MH以上,内存在512M以上； 2. 大于1GB的安装空间； 3. Win2000或Wi...

来自 EDA学习交流|by 一见钟情 |发表时间 2016-09-10 |0个回复

[ 话题 ] Cadence16.5最新破解教程

Cadence16.5最新破解教程 Cadence是一个功能强大的电路设计软件，功能上没得说，就是安装是个大问题。很多人安装好多遍都无法成功，最后不得不清理注册表，甚至重装系统。...

来自 EDA学习交流|by 粽子糖果 |发表时间 2016-09-23 |0个回复