-
用CADENCE的Allegro进行Layout设计，遇到多次卡顿的现象了。
具体现象是这样的，在进行一些个人认为没有问题的操作时，不知道从哪一步开始软件运行十分卡顿，例如：从某...
-
对于电子工程师来讲，尤其是硬件工程师，必须能够看懂并且认真分析每个元器件的spec，这对于设计电路系统来说至关重要。对于画封装来说，对于芯片外围尺寸的分析，定位布局好硬件设计板的关...
-
这个案例的问题是这样的：
某客户有一个板子需要新增一部分功能，想将原来的小板改为大板，但出于成本考虑，又将原来的8层板改为了6层板，板子做出来后在实际测试时DDR3只...
-
平常大家耳熟能详的规则来自于什么地方？ 1、 公司前辈告诉你的设计经验 ...
-
PCB上的任何一条走线在通过高频信号的情况下都会对该信号造成时延时，蛇形走线的主要作用是补偿“同一组相关”信号线中...
-
-
在PCB助焊剂过波峰焊时，有客人发现PCB助焊剂会着火，特别是在夏季气温较高、风干物燥时，这种情况发生率相对较高。PCB助焊剂着火不仅带来了一定的经济损失，同时也易导致火灾引起对工...
-
TOP 顶层 PCB设计走线和放元器件
BOTTOM 底层 PCB设计走线和放元器件
LAYER- 3至LAYER-120 普通层 可以PCB设计走线，但不可放元器件。不需要那...
-
Cadence Allegro SKill 语言出Gerber创建Film层信息的API
Cadence Allegro SKill 能够极大的扩展Cadence ...
-
当你经过几十个小时的艰苦奋战，终于把板子布完，而当你兴冲冲准备出Gerber文件丢给板厂打样，尽早结束噩梦时，却发现Allegro报错“Dynamic shapes a...
-
Cadence Allegro PCB Shpae 如何设置透明度,使铺铜Shape半透明显示–Allegro技巧
如何使得Cadence Allegr...
-
Cadence Allegro PCB Editor 如何导出封装库 复用现有PCB板上的封装库 将偷懒进行到底
Cadence Allegro PCB Edito...
-
1、如何选择 PCB 板材？
选择 PCB 板材必须在满足设计需求和可量产性及成本中间取得平衡点。设计需求包含电气和机构这两部分。通常在设计非常高速的 PCB...
-
关于出现 Protel 99 SE 'Format '%x' invalid or incompatible with argument' 的分析。
之前在笔记本上从来没出现过这...
-
拼板主要的问题是节约生产的成本。对于PCB拼板宽度≤260mm～300mm，根据产线的不同而不同。因为我们可能有很多物料，本身加工设备一个料枪对应一个模组，因此如...
-
多层板的层设置当初困扰了我好几天，就是没搞懂plane和layer的区别。看别人的多层板也没看懂，以为多层板的中间的地平面和电源平面也是应该像双面板那样敷铜来实现，但...
-
在纠结n多天后，这块，自主研发的mp3电路板终于画好了，其过程那可真叫一个纠结阿，那线布的，蜿蜒曲折，好似游龙戏水一般，呵呵。
不过纠结了半天，总算是画出来了，貌似还像这么回事，...
-
为满足当今苛刻的技术标准，PCB印制电路板表面状态是个极为关键的因素。因此，各国制造商花费大量的时间和金钱，采用去毛刺、清洁、刷光和研磨等手段来调整金属...
-
屏蔽壳常用于保护微波印刷电路板。屏蔽壳在保护PCB免受环境影响的同时，也会改变电路的电气性能。如果了解屏蔽壳的影响以及如何预测这些影响，就能提高大多数现代计算机辅助工程（CAE）仿...
-
一、FPC覆盖膜贴合时遇到的问题点:
1.焊盘被遮盖，导致焊接效果不佳；
2.贴合漏线：由于焊盘密集,而线路又复杂,所以在设计上很难有将...
畅学电子
