搜索: 22_ - 畅学电子网

[ 话题 ] 双电源自动切换开关为什么通常用4P的

双电源自动切换开关常用的是3P和4P两种，3P用在三相电的线路中而4P则是用在三相电带零线的线路中。通常用4P的双电源自动切...

来自电源技术交流讨论区|by 一见钟情 |发表时间 2017-09-18 |0个回复

[ 话题 ] 不间断电源技术的特点

一、UPS的工作原理 UPS是一种含有储能装置，以逆变器为主要元件，稳压、稳频输出的电源保护设备。当市电正常输入时，UPS就...

来自电源技术交流讨论区|by 粽子糖果 |发表时间 2017-11-10 |0个回复

[ 话题 ] 开关电源波动

测量机器的功率，发现功率一直在跳动，跳动范围0.5W。机器由一个220V转12V5A的开关电源供电，开关电源空载测量，功率也有...

来自电源技术交流讨论区|by 一见钟情 |发表时间 2017-12-04 |1个回复

[ 话题 ] FPGA组成、工作原理和开发流程

1. FPGA概述 FPGA是英文Field Programmable Gate Array的缩写，即现场可编程门阵列，它是在PAL、GAL、EPLD等可编程器件的基础上进一步发...

来自 FPGA|by 银火虫 |发表时间 2016-05-28 |0个回复

[ 话题 ] 一种基于FPGA的分布式光纤检测系统的设计

传统的光纤检测系统大都是基于MCU架构来实现的，虽然MCU系统或DSP处理器在数字信号处理方面功能强大，但难以完成大量实时数据的采集，因采样点少带来的测量误差会累积到测试结果。本设...

来自 FPGA|by 银火虫 |发表时间 2016-05-28 |0个回复

[ 话题 ] FPGA牛人的经验谈

这里我谈谈我的一些经验和大家分享，希望能对IC设计的新手有一定的帮助，能使得他们能少走一些弯路，欢迎讨论! 我相信“如果有梦想，就会实现!" 在IC工业中有许多不同...

来自 FPGA|by 银火虫 |发表时间 2016-06-03 |0个回复

[ 话题 ] 用插值查找表实现FPGA的DSP功能(1)

我们是否能够提供一款其功能可满足客户所有独特设计要求的DSP内核。有时候内核会太大，太小或者不够快。有时，我们会开发一款能确切满足客户需求的内核，并迅速以CORE Generato...

来自 FPGA|by 银火虫 |发表时间 2016-06-03 |0个回复

[ 话题 ] 给MCU工程师详解FPGA硬件属性

我的许多朋友都是经验丰富的嵌入式设计工程师，但他们都是微控制器(MCU)背景，因此对于FPGA是什么以及FPGA能做什么只有一个模糊的概念。如果问急了，他们会说“你可以...

来自 FPGA|by 银火虫 |发表时间 2016-06-07 |0个回复

[ 话题 ] FPGA和DDS在信号源中的应用

1引言 DDS同DSP(数字信号处理)一样，是一项关键的数字化技术。DDS是直接数字式频率合成器(DirectDigitalSynthesizer)的英文缩写。与传统的频率合成器...

来自 FPGA|by 银火虫 |发表时间 2016-06-07 |0个回复

[ 话题 ] 任意数值分频器的FPGA实现

摘要：本文介绍了一种基于FPGA的多数值分频器的设计，该分频器可以实现占空比及分频系数可调，其分频数值可以是整数、小数和分数。文章给出了使用Altera公司的Cyelon eII系...

来自 FPGA|by 银火虫 |发表时间 2016-06-08 |0个回复

[ 话题 ] 基于FPGA的跨时钟域信号处理——同步设计的重要

从这个模块要实现的功能说起吧，如图1所示，实现的功能其实很简单的，就是一个频率计，只不过FPGA除了脉冲采集进行计数外，还要响应CPU的控制。图1 功能模块

来自 FPGA|by 银火虫 |发表时间 2016-06-13 |0个回复

[ 话题 ] 基于FPGA的ARM并行总线研究与仿真

0 引言在数字系统的设计中，FPGA+ARM 的系统架构得到了越来越广泛的应用，FPGA 主要实现高速数据的处理;ARM 主...

来自 FPGA|by 银火虫 |发表时间 2016-06-18 |0个回复

[ 话题 ] FPGA常犯错误集锦

1) QuartusII对代码进行时序仿真时出现Error: Can't continue timing simulation because delay annotation i...

来自 FPGA|by 银火虫 |发表时间 2016-06-23 |0个回复

[ 话题 ] 求教关于FPGA进行采样时，时钟与数据不同步的问题

上图是我的系统结构，FPGA使用AD产生的120M差分时钟作为时钟，通过一个DCM生成120M,240M的时钟，使用DCM生成的时钟作为AD采样时钟来采样并行14bit差分数据...

来自 FPGA|by 粽子糖果 |发表时间 2016-08-31 |1个回复

[ 话题 ] 在Quartus II中调用Modelsim联合仿真

一．在quartus中新建工程后，点击工具栏里的Tools，在下拉菜单中选取Options，弹出对话框，在对话框里选择EDA Tool Options，然后在右侧的Modelsim...

来自 FPGA|by 粽子糖果 |发表时间 2016-09-21 |0个回复

[ 话题 ] FPGA学习经验的总结：AXI4协议

一、特点单向通道体系结构：信息流只以单方向传输，简化时钟域间的桥接，减少门数量。当信号经过复杂的片上系统时，减少延时。支持多项数据交换：通过并行执行猝发操作，极大地提高了数...

来自 FPGA|by 粽子糖果 |发表时间 2016-09-26 |0个回复

[ 话题 ] 关于cic滤波器的FPGA实现

一、关于多采样率数字滤波器很明显从字面意思上可以理解，多采样率嘛，就是有多个采样率呗。前面所说的FIR，IIR滤波器都是只有一个采样频率，是固定不变的采样率，然而有些情况下需要...

来自 FPGA|by 粽子糖果 |发表时间 2016-09-27 |0个回复

[ 话题 ] vivado用(* MARK_DEBUG="true" *)抓信号问题请教

为什么我想抓如下用(* MARK_DEBUG="true" *)定义的信号抓不到？reg [7:0] raw_u_gauss[0:505];(* MAR...

来自 FPGA|by 一见钟情 |发表时间 2016-10-08 |1个回复

[ 话题 ] 如何为高性能FPGA平台选择最佳存储器

在演算法交易领域的最新进展是导入一些更低延迟的解决方案，其中最佳的方式是使用FPGA搭建的客制硬体。这些FPGA硬体可说是硬编码ASIC的极致性能和CPU的灵活度之间的桥梁，提供大...

来自 FPGA|by 一见钟情 |发表时间 2016-10-17 |0个回复

[ 话题 ] ise烧录文件到板子中的步骤

前面的约束、综合、实现都正常通过后1. 执行烧录程序：右键单击“ Configure Target Device" 图标 &nb...

来自 FPGA|by 粽子糖果 |发表时间 2016-10-19 |0个回复