-
昨晚，在用Quartus II对工程进行编译时，遇到了一个错误问题，足足让我想了10秒钟。如果是以前，一两秒就想到。看来是时间太长了，有点忘记了。说不定...
-
WIDTH=64;这里将一副64*64bmp格式的灰度图数据做成.mif文件以便FPGA可以方便的读进RAM。
bmp前54字节是位图文件头和位图信息头，我们要提取的是54字节后...
-
在ISE14.2中使用IP核，在Core Generator中新建工程，选用Virtex-5的板子，型号为xc5vlx110t-1ff1136，然后找到DSP48 marco，配置...
-
所需软件：Quartus/ISE、EZ-USB_devtools、Labview与VISA驱动
步骤：
1，安装Quartus/ISE、EZ-USB_devtools、Labv...
-
soc中如果让FPGA和HPS同时控制某一个输入或输出会不会出现矛盾？
这是我之前问别人的一个问题。
其实答案很明显，让FPGA和HPS同时控制某一个输入或输出是不可能的事情。...
-
问题：将Quartus软件从11.0升级到13.0sp1后发现代码的中文注释全变成乱码了
解决：用第三方的代码编辑软件将原先的程序文件保存成“UTF-8 无BOM&r...
-
本来想着把GTX后面两篇博文找时间写了，但是最近实在是忙，一直在搭图像处理的AXI框架和整FPGA-DSP双平台的板子，下面先和大家分享一下调试心得。
最近调试一块新的Artix...
-
板子上因为IO口不够用，采用了一个I2C转8路GPIO的芯片PCF8574（tssop20），控制Darlington管MC1413，驱动后端的7个Relay。
控制逻辑简图：
...
-
一：generateVerilog-2001添加了generate循环，允许产生module和primitive的多个实例化，同时也可以产生多个variable，net，task，...
-
(一)Quartus警告解析 1.Found clock-sensitive change during activeclock edge at time<tim...
-
如题,,,再附加上程序的控制说明.......是用GW48教学实验箱仿真的
如果对你有帮助,请大家顶上...
程序直接贴上了
控制说明：
1、电子琴：程序设计采用八个输入端...
-
本文通过图文讲解protel99se在win7下安装无法添加原理图库和元件库如何解决，经过测试，此解决方法是很有效的。
在win7下安装protel99se会出现无法添加原理图库...
-
初学者在PCB绘图时边布线边逐条对照以上基本原则，布线完成后再用此规则检查一遍。久之，必有效果。古人云：履，坚冰至。天下之事，天才者毕竟居少，惟有持之以恒，方见成效。一...
-
大家好！小弟初学Protell，有个问题搞不懂，向各位大神请教。问题如下：
我在查看pcb3D图时弹出如上图的对话框，我查看似乎我在禁...
-
顾名思义，电容器就是盛电的容器，简称电容，他是由两块平行板相隔一定的距离，引出两根引线而形成的，根据平行板的面积和间距决定这个电容器能盛多少的电，电就是电荷，电容器的大小在一定程度...
-
第十一讲 三极管的结构顾名思义，三极管三个电极，与二极管相比，多一个电极，那个电极是怎么...
-
第十二讲 三极管工作机理
三极管工作时，需要外加特定的电压，按要求，其发射结外加正向电压即发射结的P端加+...
-
第十五讲：基本放大电路直流通路分析前面课程我们了解了三极管具有电流放大的作用，三极管在放大区其电流放大倒还不是主要的，重要的是能为人们做些贡献，那么...
-
第十七讲第17讲（续3）放大电路动态分析小信号等效电路分析法也叫微变等效电路分析法还叫H参数等效电路分析法沿着上一讲继续叙述...
-
十七讲の四对单管小信号放大器的分析，虽然进入了动态分析阶段，但是却也要经历静态分析这一步。就像上一节17-3几乎静态占大半，那么为什么要穿插静态分析呢？因为只有经历静态...
畅学电子
