-
因工作需要，最近在测试FLASH，正好手头有NUC505，便用来进行测试。测试了很多厂家的x25x系列的芯片，GIGADEVICE，WINBOND,EON,AMIC等...
-
FPGA成长之路第一篇！
学习FPGA几个月以来 第一篇文章，我不擅长文字表达；就直奔主题了。
今天快下班闲来无事，在写一个点亮数码管的代码，手一抖，突然把编辑区...
-
一个8字节的数据可表示为data[64-8*x-1:8]，冒号前的表示上限，冒号后面的8表示位宽。又例如：data[64-x*8-1:64-(x+1)8],此种表示方法在Model...
-
在《都是IO弱上拉惹的祸》文中，提及了Altera的CPLD在初始化时管脚通常会处于弱上拉状态。在实际示波器采样来看，就表现在上电初期IO脚会有一个短暂（当时是持续大约几百us）的...
-
//------------------- //18B20驱动程序 by zmz // 2008.4.19 //-------------------...
-
昨晚，在用Quartus II对工程进行编译时，遇到了一个错误问题，足足让我想了10秒钟。如果是以前，一两秒就想到。看来是时间太长了，有点忘记了。说不定...
-
Xilinx的FPGA设计有一套自己的开发工具——ISE。ISE功能强大，其中最重要一个就是它里面自带了大量的程序模板，使得设计人员不需要自己手动敲一些重复...
-
WIDTH=64;这里将一副64*64bmp格式的灰度图数据做成.mif文件以便FPGA可以方便的读进RAM。
bmp前54字节是位图文件头和位图信息头，我们要提取的是54字节后...
-
在ISE14.2中使用IP核，在Core Generator中新建工程，选用Virtex-5的板子，型号为xc5vlx110t-1ff1136，然后找到DSP48 marco，配置...
-
昨晚项目调试的时候遇到一个问题：
输入IQ交织、有符号的复信号，时序是：
iq_data&...
-
Error:
Can't launch the ModelSim-Altera software -- the path to the location...
-
我用的EPM3128ATC100-10这个芯片，这个芯片输出脚或者输入输出脚默认的上电状态都是高电平，在quartusII里好像不能找到引脚初始状态的设置，我在程序里这样写，感觉方...
-
这是刚开始学习FPGA时候，积累的一点资料。
具体如下，其实作者强调了在用FPGA做设计的时候，要注意同步设计，盲目的使用
信号做时钟，在时序分析上有很大问题，隐含着很大风险。...
-
所需软件：Quartus/ISE、EZ-USB_devtools、Labview与VISA驱动
步骤：
1，安装Quartus/ISE、EZ-USB_devtools、Labv...
-
soc中如果让FPGA和HPS同时控制某一个输入或输出会不会出现矛盾？
这是我之前问别人的一个问题。
其实答案很明显，让FPGA和HPS同时控制某一个输入或输出是不可能的事情。...
-
问题：将Quartus软件从11.0升级到13.0sp1后发现代码的中文注释全变成乱码了
解决：用第三方的代码编辑软件将原先的程序文件保存成“UTF-8 无BOM&r...
-
本来想着把GTX后面两篇博文找时间写了，但是最近实在是忙，一直在搭图像处理的AXI框架和整FPGA-DSP双平台的板子，下面先和大家分享一下调试心得。
最近调试一块新的Artix...
-
板子上因为IO口不够用，采用了一个I2C转8路GPIO的芯片PCF8574（tssop20），控制Darlington管MC1413，驱动后端的7个Relay。
控制逻辑简图：
...
-
最近有个FPGA+DSP架构的项目，安装了DSP的开发环境CCS，这里介绍下CCS的使用方法。说明：开发TMS320C6678，建议使用CCS5.0以上版本，以下介绍基于CCS5....
-
ISP（In-System Programmable;在线编程）。ISP笼统的说就是在线编程,把单片机焊到电路板上,如果发现程序哪里有不合适的地方,可以直接通过pc进行编程,而不用...
畅学电子
