-
· 高速数字电路（即高时钟频率及快速边沿）的设计成为主流。
· 产品小型化及高性能必须面对在同一块 ...
by
凯瑞 | 发表时间 2015-04-16
|1458次查看
-
本实例使用Quartus II中用于例化IP核的Megafunction配置一个PLL模块，PL ...
by
lotuse | 发表时间 2016-09-18
|1457次查看
-
PCB上的任何一条走线在通过高频信号的情况下都会对该信号造成时延时，蛇形走线的主要作用是补偿“同一组 ...
by
娇 | 发表时间 2016-01-19
|1456次查看
-
DSP的内部指令周期较高，外部晶振的主频不够，因此DSP大多数片内均有PLL。但每个系列不尽相同。 ...
by
Me | 发表时间 2016-01-11
|1451次查看
-
FPGA:跨时钟域数据交互 ...
by
黑魔 | 发表时间 2014-03-15
|1450次查看
-
我们知道，Altera公司通过不断的创新，MAX 10这一代FPGA把大量的外围器件(包括振荡器、时 ...
by
永不止步步 | 发表时间 2015-06-01
|1447次查看
-
对于需要经常进行数据流传输的系统数据，SPI是首选，因为它拥有较快的时钟速率，速率可从几兆赫兹到几 ...
by
露水非海 | 发表时间 2015-11-10
|1446次查看
-
单片机体积小、重量轻、抗干扰能力强、环境要求不高、价格低廉、可靠性高、灵活性好、开发较为容易。尤其是 ...
by
Dabing | 发表时间 2015-04-09
|1445次查看
-
本文重点要讨论的是，路径过长时，如何通过增加有用时钟延迟(useful skew) 来达到时序的满足 ...
-
在以DSP(或单片机)为核心的微机保护系统中，除具有数据采集、数据处理、数据通信及人机接口功能外，还 ...
by
小尚 | 发表时间 2015-11-12
|1443次查看
-
LCD的接口时序波形如图所示。VSYNC是场同步信号，低电平有效，从时序图可以看出，VSYNC是 ...
by
lotuse | 发表时间 2016-09-26
|1443次查看
-
本文在CycloneⅢFPGA中实现异步FIFO和锁相环(PLL)结构的设计，避免复杂的时钟管理，简 ...
by
YYJ | 发表时间 2015-05-15
|1442次查看
-
本文为大家提供一个基于AVR单片机实现电子时钟设计。 ...
-
消费者对采用多媒体嵌入式处理器产品的需求迅速增长，这既要求提高性能又要求降低功耗。但是高性能处理必须 ...
by
宝啦宝呀 | 发表时间 2015-04-21
|1436次查看
-
目前，大型设计一般推荐使用同步时序电路。同步时序电路基于时钟触发沿设计，对时钟的周期、占空比、延时和 ...
-
本文旨在描述如何针对给定应用优化设置，同时考虑控制器架构、时钟、收发器、逻辑接口隔离等硬件限制。文章 ...
by
hcay | 发表时间 2014-12-24
|1434次查看
-
一般正常运行时，我们使用的时HSE（外部高速时钟源），当准备进入低功耗时，我们会切换到内部高速时钟H ...
by
王者风范 | 发表时间 2015-12-17
|1434次查看
-
X1226具有时钟和日历的功能，时钟依赖时、分、秒寄存器来跟踪，日历依赖日期、星期、月和年寄存器来跟 ...
by
期待 | 发表时间 2015-04-01
|1430次查看
-
基于P89C51RD2和FPGA的信号延时模块主要用在传输时钟信号、数字同步信号等对信号延迟有高 ...
by
小尚 | 发表时间 2015-11-12
|1429次查看
-
基于多路移相时钟的测频模块方案设计 ...
by
黑魔 | 发表时间 2014-03-15
|1427次查看
畅学电子
