高速收发器中解复用电路的设计.doc
时间:07-18 17:19
查看:1153次
下载:162次
简介:
采用SMIC 0.18 mm CMOS工艺,设计了高速收发器中双模1∶8/1∶10解复用电路。解复用电路采用半速率结构,基于电流模式逻辑完成对2.5 Gb/s差分数据1∶2解复用电路;基于交替反相的锁存器和反馈逻辑完成双模4/5时钟分频和占空比调节;通过适当的相位控制实现了由相位控制链、交替存储链和同步输出链构成的1∶4/1∶5模式可选的数字CMOS解复用电路;1∶2与1∶4/1∶5解复用级联完成1∶8/1∶10串并转换。采用数模混合仿真方法对电路进行仿真,结果表明该电路能可靠工作。